RAM-based Shift Register
- バンドル内容:
- Vivado Design Suite
- ISE Design Suite
- ライセンス: End User License Agreement
製品説明
AMD LogiCORE™ の RAM-based Shift Register IP は、AMD FPGA デバイスにあるスライス LUT の SRL16/SRL32 モードを使用して、高速かつ小型の FIFO 型レジスタ、遅延ライン、およびタイム スキュー バッファーを生成します。SRL16/SRL32 でシフト レジスタをインプリメントすることによって、リソースと消費電力の効率化が実現します。この IP は、固定長および可変長のシフト レジスタをサポートしています。
主な機能と利点
- スライス LUT の SRL16/SRL32 モードを使用して、高速かつ小型の FIFO 型レジスタまたは遅延ラインを生成できる
- 固定長または可変長のシフト レジスタを作成できる
- 可変長のシフト レジスタの場合、スピードまたはリソースを最適化できる
- 可変長のシフト レジスタの場合、オプションでクロック イネーブルや同期制御を備えた出力レジスタ
リソース使用率
サポート
主な資料
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付