XAUI/DXAUI

重要なお知らせ

2019.1 以降の XAUI/RXAUI サポートについては、Missing Link Electronics をご覧ください。

概要

製品説明

Kintex® UltraScale™、Virtex® UltraScale、Virtex-7、Kintex-7、Artix®-7、Zynq®-7000、Virtex-6、Virtex-5、Virtex-4 FX、Virtex-II Pro、および Spartan®-6 に搭載されているシリアル I/O トランシーバーを使用するパラメーター指定可能な無償コアを利用して XAUI 機能をサポート

ザイリンクスの 10 Gigabit Attachment Unit Interface (XAUI) の LogiCORE™ IP コアは、4 レーンの高速シリアル インターフェイスをサポートし、1 秒あたり最大 10 ギガバイトのトータル スループットを実現します。コアは 156.25MHz の内部クロック速度で動作し、IEEE 802.3-2012 の第 47 と 48 節に策定されているように、XGMII Extender サブレイヤ(DTE と PHY XGXS)や 10GBASE-X サブレイヤをサポートします。さらにオプションのシリアル MDIO 管理インターフェイスをサポートし、IEEE 802.3-2012 の第 45 節にあるレジスタの管理がサポートされています。MDIO インターフェイスを削除してロジックを節約できます。この場合は、ビット ベクターを使用するシンプルな管理インターフェイスを使用します。

このコアは、IEEE 802.3ae-2012 に準拠し、次の機能を備えています。

  • エラー検出機能付き 8B10B エンコード/デコード
  • カンマ検出
  • RX エラスティック バッファー/チャネル ボンディング
  • 高性能 PMA (SERDES)
  • 送信レーンに IDLE 生成機能
  • 各受信レーンに同期ステート マシン
  • 受信レーンにデスキュー ステート マシン (チャネル ボンディング)
  • フルセットの管理レジスタ (IEEE 802.3ae 仕様に準拠)

XAUI コアは、通信システムに高性能インターコネクト テクノロジを提供する最適ソリューションであり、XENPAK 準拠のデバイスなど、この規格をサポートする 10Gbps トランシーバーとのインターフェイス接続を容易にします。


主な機能と利点

  • XAUI アプリケーション用シングル チップ ソリューション
  • 7 シリーズおよび Virtex-6 デバイスでは、6.25Gb/s のトランシーバーを 4 つ使用して 20G のダブルレート XAUI (Double XAUI) をサポート
  • IEEE 802.3-2008 仕様に準拠した設計
  • 7、Virtex-6、Virtex-5、Virtex-4 FX、Virtex-II Pro、または Spartan-6 FPGA と業界標準 ASSP PHY デバイスとの直接インターフェイスが可能
  • 32 ビット DDR または 64 ビット SDR バックエンド インターフェイスをサポート
  • デジタル クロック マネージメントまたはミックス モード クロック マネージャーを使用して、オプションの XGMII インターフェイス クロッキングをインプリメント
  • オプションの XGMII インターフェイス用に DDR I/O プリミティブを活用
  • XAUI インターフェイス用に 3.125Gbps 動作 -7、Virtex-6、Virtex-5、Virtex-4、および Spartan-6 トランシーバーを使用
  • 802.3-2008 仕様 48 節に定義されたステート マシン (オプション)
  • 1 つのネットリストに DTE XGXS、PHY XGXS、および 10G BASE-X PCS をインプリメント
  • 10 ギガビット ファイバー チャネル (10-GFC) XAUI データ レートおよびトラフィックをサポート

サポート

資料