Versal™ HBM シリーズは、高速メモリ、セキュア コネクティビティ、適応型演算機能を統合したプラットフォームであり、機械学習、データベース アクセラレーション、次世代ファイアウォール、高度なネットワーク テスターなどのメモリ帯域への負荷や計算負荷が高いワークロードの処理機能およびメモリのボトルネックを解消できます。絶えず進化するアルゴリズム、プロトコル、データ レートに対応できるように基礎から構築されています。詳細については、概要ビデオをご覧ください。
HBM2e DRAM を搭載した Versal HBM シリーズは、Versal プレミアム シリーズ1 より消費電力を 65% 削減して、6 倍の帯域幅を実現します。量産実績のある Versal プレミアム アダプティブ SoC をベースとする Versal HBM アダプティブ SoC は、消費電力に最適化されたマルチテラビット級のコネクティビティ IP と 112G PAM4 トランシーバーを統合しているため、新しいネットワーク プロトコルやモジュールに柔軟に適応できます。トランシーバーの速度を 2 倍にすると同時に、Versal HBM シリーズは、統合された暗号化エンジンによって、ネットワーク インフラのすべての階層が保護されます。プログラム可能な NoC (ネットワーク オン チップ) を使用するため、最大 2.2 Tbps のオンチップ接続が可能になり、すべてのエンジン間の配線密度が緩和されます。さらに、Versal HBM シリーズは、前世代 HBM ソリューションの 2 倍のロジック密度を提供し、進化するアルゴリズムやプロトコルに対応するために最大限の性能を備えることができます。
最大帯域幅 819 GBps、容量 32 GB を提供する HBM2e メモリを統合しているため、計算負荷の高いアプリケーションで消費電力、エリア、レイテンシを最小限に抑えることができます。Versal HBM アダプティブ SoC は、スタックド メモリを演算ファブリックのすぐ隣に配置することで、Versal プレミアム シリーズ1 の 6 倍の帯域幅で 65% の消費電力削減が可能です。統合 HBM メモリへのアクセスは、プログラマブル NoC を介すことで、デバイス上のどこからでもグローバルに可能です。内蔵メモリ コントローラーと機能強化されたハードのスイッチ機能を使用することで、どのポートからでも任意のメモリ ロケーションにアクセスできます。
58G/112 Gbps PAM4 および 32 Gbps NRZ トランシーバーで構成される Versal HBM アダプティブ SoC は、最大 5.6 Tbps のシリアル I/O 帯域幅まで対応できる拡張性に優れたトランシーバーを備えています。112G PAM4 トランシーバーを使用することで、800G/シングル レーン 100G 対応のインフラを実現できます。400G ポートの運用には、58G PAM4 トランシーバーを使用することで、最新インターフェイスで最高レベルの帯域幅密度を実現できます。消費電力を重視するメインストリームの 100G インターフェイスには、32 Gbps NRZ トランシーバーが最適です。
次世代のネットワークやクラウド インフラには、高性能コネクティビティが不可欠です。Versal HBM シリーズは、電力に最適化されたハード IP のかつてない統合により、Virtex™ UltraScale+™ FPGA の 14 個分に相当するロジック密度を実現します。高速イーサネット、Interlaken、DMA 内蔵 PCIe® Gen5 の組み合わせにより、さまざまなプロトコルやデータレートに対応できる柔軟なマルチテラビット コネクティビティが実現します。またラインレートで動作する高速暗号化エンジンにより、ネットワーク トラフィックの安全性が確保されます。
Versal アーキテクチャの優れた柔軟性は適応型エンジンによるものです。これらのエンジンを使用することで、差別化や将来性に優れ、進化するアルゴリズムやプロトコルに適応する独自の演算ブロックを構築できます。さまざまなメモリ エレメントを備え、プログラム可能な I/O と緊密に結合した適応型エンジンは、超並列処理が可能な上にカスタマイズ機能を備えているため、大規模なデータセットを処理する計算負荷の高いワークロードに最適です。
DSP エンジンは、単精度および半精度の浮動小数点演算や 18 x18 複素数乗算など、さまざまな演算やデータ型に対応します。この DSP エンジンは、前世代の機能を強化したバージョンであり、UltraScale+ FPGA および SoC デザインとの下位互換性を備えています。既存のライブラリを利用することも、デザインに変更を加えてより高度な演算機能を実装することも可能です。
多様なアプリケーション要件に対応するために、3 つのタイプのスカラー プロセッサを備えています。アプリケーション プロセッシング ユニットは OS でサポートされる複雑なアプリケーションに、リアルタイム プロセッシング ユニットは低レイテンシを必要とするアプリケーションに最適です。最後に、独立したプラットフォーム管理コントローラーは、システムの起動、セキュリティ、消費電力管理およびデバッグを管理します。
AMD メモリ ソリューションの詳細
Versal HBM シリーズの詳細
Versal アダプティブ SoC 通知リストに登録して、最新情報をいち早く入手する
脚注:
AMD 社内解析に基づく (2023 年 5 月実施) - HBM2E を搭載した Versal HBM VH1542 デバイスと、4 つの LPDDR4-4266 コンポーネントを使用する Versal プレミアム VP1502 デバイスの実装を比較。読み出し/書き込みトランザクションが 40% で、シーケンシャルなメモリ アクセスを想定。電力値の計算には、AMD Power Design Manager とサードパーティのシステム電力計算ツールを使用。設定によっては異なる結果が生じる可能性がある。(VER-013)
AI (人工知能) と ML (機械学習) が急速に進化しています。アルゴリズムが複雑化し、膨大なデータを処理するためには広いメモリ帯域が必要です。従来の演算アーキテクチャでは、複数の CPU コアが同時に動作すると、外部メモリからのデータ転送速度が遅くなり、システムがフリーズして最終的に動作が停止してしまいます。一方、Versal™ HBM シリーズでは、適応型エンジンとインテリジェント エンジンによる超並列処理と統合 HBM による広いメモリ帯域幅を両方実現できます。このため、Versal HBM シリーズを使用することで、Cosine Similarity や Louvain Modularity などのさまざまな AI/ML プロセスで、正確かつ迅速なデータ分析が可能になります。Vitis™ 統合ソフトウェア プラットフォームの性能に最適化された豊富なライブラリを活用することで、データセンターやクラウドでの急速に進化する AI に対応する優れた AI/ML 性能と効率を実現できます。
固定機能の計算デバイスで最良の結果を取得するには、データの前処理が非常に重要です。実世界 ML モデルのデータセット サイズは、テラバイトを優に超えるため、ターゲット アクセラレータには、これらのデータセットを効率的に処理するための大規模な前処理フレームワークが必要になります。適応型エンジンと 819 GBps HBM を備えた Versal HBM シリーズでは、不要なデータを除去して指定したデータを変換し、その後データを拡張してターゲット アクセラレータ用に予測入力を生成します。高速 112G PAM4 トランシーバー搭載の Versal HBM シリーズは、レイテンシを最小限に抑えながら最高のスループットとシステム性能を実現します。
ネットワーク事業者は、企業内ネットワークのデータ保護やマルウェア対策を行うと同時に、中断なく、インテリジェントに管理できる堅牢なネットワークを求めています。
物理層から、データリンク層、VPN、トランスポート層に至るまで多層防御を柔軟に実装できる Versal HBM シリーズは、独自のポリシーと制御で数千万の同時セッションを可能にします。さらに、統合された複数の 400G 高性能暗号化 (HSC) エンジンにより、性能を犠牲にすることなく、ラインレートのスループットと低レイテンシを維持できます。16G HBM を使用する次世代セキュリティ アプライアンスは、複数のルックアップ テーブルを管理して、ネットワーク フローのバッファリングやリオーダリングを実行できます。112G PAM4 トランシーバーは、最新の光伝送規格とプロトコルをサポートし、より高いスループットへ柔軟に拡張できるため、次世代ファイアウォールにも対応できます。また適応型エンジンによって、ML アルゴリズムを進化させることができ、新たな脅威に対応するセキュリティ アーキテクチャを構築できます。
データセンター、クラウド、AI ネットワークが 800G の光接続へと移行する一方で、データセンター ネットワーク事業者やクラウド プロバイダーは、相互運用性や演算負荷の高いアプリケーションの堅牢なネットワーク インフラを確保するために最先端のテスト機器を必要としています。
Versal HBM デバイスの 112G PAM4 トランシーバーは、データセンター ネットワーク事業者やクラウド プロバイダーが、新しいプロトコルや光接続との相互運用性に適応できるネットワークを構築する際に最も重要なブロックの一つとなります。専用のチャネライズド マルチレート イーサネット コアは、32G HBM とプログラマブル NoC の近くに個別にアクセス可能な HSC、MAC、PCS、FEC ブロックを備えているため、大規模なトラフィック バッファリング、効率的なデータ転送、インテリジェントなデータフロー制御、トラッキング、L4-L7 テスト機器用のレポート機能など、複雑なテスト ロジックを実装できます。
VH1522 | VH1542 | VH1582 | VH1742 | VH1782 | |
---|---|---|---|---|---|
HBM DRAM (GB) | 8 | 16 | 32 | 16 | 32 |
総ブロック RAM (Mb) | 89 | 89 | 89 | 132 | 132 |
UltraRAM (Mb) | 366 | 366 | 366 | 541 | 541 |
総 PL メモリ (Mb) | 509 | 509 | 509 | 752 | 752 |
VH1522 | VH1542 | VH1582 | VH1742 | VH1782 | |
---|---|---|---|---|---|
DSP エンジン | 7,392 | 7,392 | 7,392 | 10,848 | 10,848 |
VH1522 | VH1542 | VH1582 | VH1742 | VH1782 | |
---|---|---|---|---|---|
システム ロジック セル (K) | 3,837 | 3,837 | 3,837 | 5,631 | 5,631 |
LUT 数 | 1,753,984 | 1,753,984 | 1,753,984 | 2,574,208 | 2,574,208 |
VH1522 | VH1542 | VH1582 | VH1742 | VH1782 | |
---|---|---|---|---|---|
アプリケーション処理ユニット | デュアル コア Arm® Cortex®-A72、48 KB/32 KB L1 キャッシュ (パリティおよび ECC あり)、1 MB L2 キャッシュ (ECC あり) | ||||
リアルタイム プロセッシング ユニット | デュアル コア Arm Cortex-R5F、32 KB/32 KB L1 キャシュ、および 256 KB TCM (ECC あり) | ||||
メモリ | 256 KB オンチップ メモリ (ECC あり) | ||||
コネクティビティ | Ethernet (x2)、UART (x2)、CAN-FD (x2)、USB 2.0 (x1)、SPI (x2)、I2C (x2) |
VH1522 | VH1542 | VH1582 | VH1742 | VH1782 | |
---|---|---|---|---|---|
GTYP トランシーバー (32.75 Gbps) | 681 | 681 | 681 | 681 | 681 |
GTM トランシーバー (58G (112G)) | 20 (10) | 20 (10) | 20 (10) | 60 (30) | 60 (30) |
CCIX & PCIe® w/ DMA (CPM5) | 2 x Gen5x8、CCIX | 2 x Gen5x8、CCIX | 2 x Gen5x8、CCIX | 2 x Gen5x8、CCIX | 2 x Gen5x8、CCIX |
PCI Express (PLPCIE5) | 8 x Gen5x4 | 8 x Gen5x4 | 8 x Gen5x4 | 8 x Gen5x4 | 8 x Gen5x4 |
400G 高速暗号化エンジン | 2 | 2 | 2 | 3 | 3 |
100G マルチレート イーサネット MAC | 4 | 4 | 4 | 6 | 6 |
600G イーサネット MAC | 1 | 1 | 1 | 3 | 3 |
600G Interlaken | 0 | 0 | 0 | 1 | 1 |
1. 16 GTYP トランシーバーは、PCI Express を使用する場合の CPM5 専用です。
AMD は、Versal アーキテクチャを活用する開発を支援するため、さまざまな資料、リソース、設計手法を提供しています。Versal アダプティブ SoC を使用して開発を始めるときに、まず何から着手すべきか分からない場合には、インタラクティブなガイダンスを提供するデザイン フロー アシスタントを利用して開発の戦略を立てることができます。また、デザイン プロセス ハブでは、Versal に関するすべての資料が設計段階ごとに分類および表示されているため、必要な情報をすぐに入手できます。
Versal™ HBM シリーズは、現在アーリー アクセスになっています。アーリー アクセス プログラムについては、営業に問い合わせページをご利用ください。Versal アーキテクチャの設計ツールおよび設計手法について詳しく学びたい方は、次のリソースをご活用ください。
本質的にソフトウェアでプログラム可能なシリコン インフラストラクチャを持つ Versal™ アダプティブ SoC は、ゼロから設計されたソフトウェア中心の製品です。機能強化された AMD の Vivado™ ML Edition は、トラフィック アナライザー、NoC コンパイラ、データフロー モデリングなどの新しいシステム設計手法と開発環境を提供します。統合型の高速デバッグ環境を利用することで、スカラー エンジン、適応型エンジン、インテリジェント エンジンのデバッグとトレースを高速実行できます。
Vivado ML エディションをダウンロード >
AMD の Vitis™ 統合ソフトウェア プラットフォームは、包括的なコア開発キットとハードウェア アクセラレーション テクノロジを使用するライブラリを提供します。このプラットフォームは、クラウドからエッジまで効率的で使いやすい統合ソフトウェア環境を提供します。AMD は、オープンソース コミュニティの一員として、Vitis 統合ソフトウェア プラットフォームを無償で提供しています。またコードを変更せずに (または最小限の変更のみで)、既存のアプリケーションに簡単に組み込むことができる性能に最適化された豊富なアクセラレーション ソリューション ライブラリを提供しています。
Vitis 統合ソフトウェアをダウンロード >
ソフトウェア プログラマビリティを備えるようゼロから構築された Versal アダプティブ SoCアーキテクチャを今すぐ評価できます。アダプティブ SoC は、数多くのツール、ソフトウェア、ライブラリ、IP、ミドルウェア、フレームワークでサポートされており、業界標準のデザイン フローで動的にカスタマイズ可能な高速演算ソリューションを可能にしています。Versal HBM シリーズ VHK158 評価キットには、設計を始めるために必要なものがすべて含まれています。
AMD のトレーニングおよび資料は、開発者が次回のプロジェクトで十分な生産性を発揮できるように実践的スキルと基礎知識を提供します。
Versal ACAP を使用したデザイン: アーキテクチャと設計手法
Versal ACAP を使用したデザイン: ネットワーク オン チップ
Versal ACAP を使用したデザイン: 消費電力およびボード デザイン
AMD は、Versal アーキテクチャを活用する開発を支援するため、さまざまな資料、リソース、設計手法を提供しています。Versal アダプティブ SoC を使用して開発を始めるときに、まず何から着手すべきか分からない場合には、インタラクティブなガイダンスを提供するデザイン フロー アシスタントを利用して開発の戦略を立てることができます。また、デザイン プロセス ハブでは、Versal に関するすべての資料が設計段階ごとに分類および表示されているため、必要な情報をすぐに入手できます。