ヘテロジニアス MPSoC
Zynq UltraScale+ MPSoC 製品の長所
Zynq® UltraScale+™ MPSoC デバイスは、最大 64 ビットのプロセッサ スケーラビリティを提供し、ソフトおよびハード エンジンの連携によるリアルタイム制御によって、グラフィックス、ビデオ、波形、およびパケットの処理を実行します。共通するリアルタイム プロセッサとプログラマブル ロジックを統合したプラットフォーム上に構築された 3 種類のデバイス (デュアル アプリケーション プロセッサ (CG) デバイス、クワッド アプリケーション プロセッサと GPU (EG) デバイス、ビデオ コーデック (EV) デバイス) は、5G ワイヤレス、次世代 ADAS、およびインダストリアル IoT などのアプリケーションに無限の可能性をもたらします。
MPSoC アーキテクチャに RF マルチギガ サンプリング データ コンバーターと SD-FEC (Soft Decision Forward Error Correction) を統合した Zynq UltraScale+ RFSoC の詳細は、こちらを参照してください。
| ブロック図 | 説明 |
アプリケーション |
|---|---|---|
 クリックして拡大表示 |
Zynq UltraScale+ CG CG デバイスの特長は、デュアル コア Cortex™-A53 とデュアル コア Cortex™-R5 リアルタイム プロセッシング ユニットで構成されるヘテロジニアス プロセッシング システムであることです。16nm FinFET+ プログラマブル ロジックが統合されたこれらのデバイスは、産業用モーター制御、センサー フュージョン、およびインダストリアル IoT アプリケーション向けに最適化されています。CG デバイスは、単位ワットあたりの性能が非常に優れている上に、将来的な Zynq UltraScale+ ポートフォリオ内でのパッケージ移行を簡単に行うことができます。 |
|
 クリックして拡大表示 |
Zynq UltraScale+ EG EG デバイスの特長は、最大 1.5GHz で動作するクワッド コア Arm® Cortex-A53 プラットフォームです。デュアル コア Cortex-R5 リアルタイム プロセッサ、Mali-400 MP2 GPU、および 16nm FinFET+ プログラマブル ロジックと統合されているため、次世代ワイヤード/5G ワイヤレス インフラストラクチャ、クラウド コンピューティング、および航空宇宙/防衛向けアプリケーションで成功するために必要な専用の処理機能を備えています。 |
|
 クリックして拡大表示 |
Zynq UltraScale+ EV EV デバイスは、高性能な EG プラットフォームをベースに構築されており、さらに最大 4Kx2K (60fps) までを同時エンコード/デコード可能な H.264/H.265 ビデオ コーデック ユニットが統合されています。高精細ビデオを想定して設計された EV デバイスは、マルチメディア、車載用 ADAS、監視システム、その他エンベデッド ビジョン アプリケーションに最適です。 |
| 価値 | 機能 |
|---|---|
| 最もスマートで最適化された安全性の高いソリューション |
|
| これまでにないレベルの統合、性能、および消費電力を実現 |
|
| 実証済みの生産性 |
|
プロセッシング システムの機能
| CG デバイス |
EG デバイス |
EV デバイス |
|
|---|---|---|---|
| アプリケーション プロセッシング ユニット | デュアル コア Arm® Cortex™-A53 | クワッド コア Arm Cortex-A53 | クワッド コア Arm Cortex-A53 |
| リアルタイム プロセッシング ユニット | デュアル コア Arm Cortex-R5 | デュアル コア Arm Cortex-R5 | デュアル コア Arm Cortex-R5 |
| グラフィックス プロセッシング ユニット | - |
Arm Mali™-400 MP2 | Arm Mali-400 MP2 |
| ビデオ コーデック ユニット | - | - | H.264/H.265 をサポート |
| ダイナミック メモリ インターフェイス | DDR4、LPDDR4、DDR3、DDR3L、LPDDR3 | ||
| 高速ペリフェラル | PCIe® Gen2、USB3.1、SATA 3.0、DisplayPort、Gigabit Ethernet | ||
| ZU2CG | ZU3CG | ZU4CG | ZU5CG | ZU6CG | ZU7CG | ZU9CG | |
| システム ロジック セル (K) | 103 | 154 | 192 | 256 | 469 | 504 | 600 |
| メモリ (Mb) | 5.3 | 7.6 | 18.5 | 23.1 | 25.1 | 38.0 | 32.1 |
| DSP スライス | 240 | 360 | 728 | 1,248 | 1,973 | 1,728 | 2,520 |
| 最大 I/O ピン数 | 252 | 252 | 252 | 252 | 328 | 464 | 328 |
| ZU2EG | ZU3EG | ZU4EG | ZU5EG | ZU6EG | ZU7EG | ZU9EG | ZU11EG | ZU15EG | ZU17EG | ZU19EG | |
| システム ロジック セル (K) | 103 | 154 | 192 | 256 | 469 | 504 | 600 | 653 | 747 | 926 | 1,143 |
| メモリ (Mb) | 5.3 | 7.6 | 18.5 | 23.1 | 25.1 | 38.0 | 32.1 | 43.6 | 57.7 | 56.7 | 70.6 |
| DSP スライス | 240 | 360 | 728 | 1,248 | 1,973 | 1,728 | 2,520 | 2,928 | 3,528 | 1,590 | 1,968 |
| 最大 I/O ピン数 | 252 | 252 | 252 | 252 | 328 | 464 | 328 | 512 | 328 | 668 | 668 |
| ZU4EV | ZU5EV | ZU7EV | |
| システム ロジック セル (K) | 192 | 256 | 504 |
| メモリ (Mb) | 18.5 | 23.1 | 38.0 |
| DSP スライス | 728 | 1,248 | 1,728 |
| ビデオ コーデック ユニット (VCU) | 1 | 1 | 1 |
| 最大 I/O ピン数 | 252 | 252 | 464 |
開発者ゾーン
設計時間を短縮でき、デザインの拡張性と再利用に対応できる、使いやすくてパワフルな開発環境を求める SoC 設計者向けに、ザイリンクスとそのサードパーティ エコシステムは包括的なツールと設計手法を提供しています。これらを活用することで、ハードウェア/エンベデッド開発、システム レベルの統合、およびインプリメンテーションのボトルネックに対応できます。
