ネットワークおよびシステム間のプロトコルとして広く認識されているイーサネットは、バックプレーンを含むその他のアプリケーションにも適合します。イーサネットは、柔軟性、信頼性、性能に優れていることから、FPGA 設計に最適なプロトコルです。
Spartan®-6 FPGA による低コスト 10/100Mbps イーサネット アプリケーションから、Virtex® UltraScale+™/Versal™ FPGA による 400G イーサネット アプリケーションまであらゆるデザインにイーサネット ソリューションを提供します。
7nm テクノロジ採用の Versal ACAP デバイスには、動的に切り替え可能な 10G/25G/40G/50G/100G Multrate Ethernet Subsystem (MRMAC) と 100G/200G/400G Channelized Multirate Ethernet Subsystem (DCMAC) が搭載されています。この 2 つの IP ブロックは、PAM-4 や NRZ アプリケーション向けに IEEE やコンソーシアム FEC、1588 ハードウェア タイムスタンプ機能もサポートしています。また、これらのブロックは、FEC のみ、PCS のみ、MAC のみを使用するモード構成も可能です。