消費電力削減

システム レベルでの圧倒的な消費電力削減

概要

ザイリンクスは、シリコン プロセスや省電力アーキテクチャを慎重に選定し、Spartan-6、7 シリーズ、UltraScale™、UltraScale+™ FPGA、SoC、および ACAP を含むすべての製品ポートフォリオで電力の効率化を実現しています。世代を追うごとに、プロセス技術、アーキテクチャの革新、高度な電力制御、高度なソフトウェア最適化など、消費電力を削減するためのさまざまな機能が拡充されています。機能、シリコン プロセスの特長、ベンチマーク比較の詳細をポートフォリオ別に示します。消費電力の見積もり、熱モデル、ソフトウェアでの完全なサポート、デモ ボードは、全ファミリで対応しています。ザイリンクス デバイスの電源設計向けには、ACAP、SoC、または FPGA の機能を最大限に活用するための包括的な資料、検証済みリファレンス デザイン、さらには画期的な設計ツールを提供しています。

Versal ACAP

TSMC の 7nm HK-MG FinFET プロセスを採用しているザイリンクスの次世代ヘテロジニアス コンピューティング デバイス Versal ACAP (Adaptive Compute Acceleration Platform) は、革新的なアーキテクチャと電力最適化ブロックにより、かつてないレベルの低電力と高性能を達成できます。Versal の AI エンジン アーキテクチャは、従来の FPGA 実装よりも性能を大幅に向上させると同時に、演算負荷が高いアプリケーションで最大 40% の消費電力削減を可能にします。

  • ハード化された BRAM、URAM、および DSP ブロックにより、デバイスの効率が向上
  • より効率的な DSP ブロックで、複雑な浮動小数点演算性能を強化
  • パワー ゲーティングにより、使用していないブロック RAM のリーク電流を削減
  • URAM の初期化やその幅が設定可能でなり、外部 RAM/ROM の必要性が減少

ハード ブロックとプログラマブル ブロックを併せ持つ Versal ACAP は、前世代の省電力メリットに加えて、ワットあたり最高の性能を実現します。また、改善された電力管理、新しい電圧/周波数スケーリング技術、システム モニターの統合により、必要な場合にのみ電力を消費するインテリジェントな電力管理を可能にします。
 

UltraScale+ FPGA

高性能で低消費電力の半導体プロセス (TSMC 社の 16nm FinFET+) を採用している UltraScale+ デバイスは、7 シリーズ FPGA や SoC と比較してデバイス レベル消費電力を最大 60% 削減できます。アーキテクチャの革新は次のとおりです。

  • ハードウェアベースのクロック ゲーティング
  • ハード化された BRAM のカスケード接続
  • DSP ブロックの効率
  • 消費電力の削減に最適化されたトランシーバー

アーキテクチャの革新およびコア ファブリックのデュアル電圧動作によって消費電力を削減すると同時に性能を向上させることで、UltraScale+ ファミリは 7 シリーズ ファミリよりも、単位ワットあたりの性能を 2 倍以上向上させることができます。

  7 シリーズ
(28nm)
VNOM
UltraScale
(20nm)
VNOM
UltraScale+
(16nm)
VNOM
UltraScale+
(16nm)
VLOW
動作電圧 (VCCINT) 1V 0.95V 0.85V 0.72V
正規化後のファブリック性能 1.0x 1.2x 1.6x 1.2x
総消費電力 (標準) 1.0x 0.7x 0.8x 0.5x
単位ワットあたりの性能 1.0x 1.7x 2x 2.4x

Zynq UltraScale+ MPSoC

UltraScale+ FPGA ロジックの消費電力削減機能のほかにも、Zynq UltraScale+ MPSoC は、プロセッシング システム内の複数の電源アイランドやドメインを利用して、粗粒度/細粒度でダイナミック消費電力を削減するパワー ゲーティングを行うことで、性能要件に応じて消費電力を頻繁に調整してデバイス全体の消費電力を削減します。

UltraScale FPGA

低消費電力の 20nm 半導体プロセスを採用し、スタティック消費電力とダイナミック消費電力を削減するパワー ゲーティング機能を備えた UltraScale FPGA ファミリは、7 シリーズ FPGA よりもデバイスレベルの総消費電力を最大 40% 抑えることができます。UltraScale+ デバイスに適用されているアーキテクチャの革新は次のとおりです。

  • ハードウェアベースのクロック ゲーティング
  • ハード化された BRAM のカスケード接続
  • DSP ブロックの効率
  • 消費電力の削減に最適化されたトランシーバー
  7 シリーズ
(28nm)
VNOM
UltraScale
(20nm)
VNOM
UltraScale+
(16nm)
VNOM
UltraScale+
(16nm)
VLOW
動作電圧 (VCCINT) 1V 0.95V 0.85V 0.72V
正規化後のファブリック性能 1.0x 1.2x 1.6x 1.2x
総消費電力 (標準) 1.0x 0.7x 0.8x 0.5x
単位ワットあたりの性能 1.0x 1.7x 2x 2.4x

7 シリーズ FPGA および Zynq-7000 SoC

高性能かつ低電力なプロセス技術 (28HPL) で構築されたわずか 28nm の FPGA/SoC ファミリの 7 シリーズ デバイスは、前世代ファミリよりも総消費電力を最大 50% 削減でき、競合の 28nm ソリューションよりも優れた性能 (ワットあたり) を実現できます。アーキテクチャおよびブロックレベルの革新は次のとおりです。

  • スタティック消費電力を削減するパーシャル リコンフィギュレーション
  • マルチモードの I/O 制御
  • インテリジェント クロック ゲーティング
  • パワー ビニング、電圧スケーリング

優位性のあるベンチマーク サマリおよびベンチマーク プロセスの詳細を参照してください。

電力管理ソリューション

最適化された電力管理ソリューション

電力管理の要件は非常に多様化しており、通常、顧客デザインに特有のものとなります。つまり、1 つの電力管理デザインでは最適なソリューションを提供できません。ザイリンクスは、業界最先端の電力管理ソリューションを提供する企業 (以下のリスト参照) と提携し、一般的なユース ケースに対応するさまざまなリファレンス デザインおよびザイリンクス製品の電源要件に関する全体的なガイダンスを提供しています。

ハードウェア検証済み電力管理ソリューション

ハードウェア検証済み電力管理ソリューションのリファレンス デザインは、ターゲット デバイスまたはデバイス ファミリに対してザイリンクスが定義した消費電力仕様をすべて満たすように設計されています。ザイリンクスの電圧、電流、およびシーケンシング仕様を満たすように構築され、テストに合格したソリューションです。設計プロセスをサポートするため、各電力管理ソリューションのベンダーが性能データとデザイン ファイルを提供しています。

ハードウェア以外で検証済みのソリューション

ハードウェア以外で検証済みのソリューションは、ザイリンクスが定義した消費電力仕様をすべて満たすように設計されているため、ターゲット デバイスまたはデバイス ファミリの要件を満たすことができます。ハードウェアで検証されていませんが、データシートの値によって保証されています。

ハードウェア検証済みリファレンス デザイン
ベンダー リファレンス デザイン ACAP シリーズ 電源レールのグループ化
Infineon EV-121-D AI コア、 プライム 最小限の電源レール
Intersil-Renesas VERSALDEMOZ1 AI コア、 プライム 最小限の電源レール
Analog Devices, Inc Versal Power Reference Design AI コア、 プライム 最小限の電源レール
Maxim Integrated MAXREFDES1238   AI コア、 プライム 最小限の電源レール
Monolithic Power Systems Efficiency Optimized EVREF105A AI コア、 プライム 最小限の電源レール
Size Optimized EVXLVA_02-A AI コア、 プライム 最小限の電源レール
Texas Instruments
PMP22165 AI コア、 プライム 最小限の電源レール
ハードウェア以外で検証済みのリファレンス デザイン
ベンダー リファレンス デザイン ACAP シリーズ 電源レールのグループ化
MPS Size And Efficiency Optimized Designs プレミアム 最小限の電源レール、電力管理
Maxim Integrated Multiphase, PoL Design with PS Overdrive プレミアム 最小限の電源レール
Analog Devices, Inc Highly Integrated & Optimized Power Delivery Solution プレミアム 完全なパワー マネージメント
ハードウェア検証済みリファレンス デザイン
ベンダー リファレンス デザイン デバイス ファミリ ターゲット デバイス
Infineon ザイリンクス ZCU111 評価ボード RFSoC Gen 1 ZU21 -ZU29
Monolithic Power Systems EVREF0102A - RFSoC アナログ電力モジュール ボード
RFSoC Gen 1 ZU21 - ZU29
Intersil-Renesas ISL8024DEMO2Z - RFSoC アナログ電力モジュール ボード RFSoC Gen 1 ZU21 - ZU29
ハードウェア以外で検証済みのリファレンス デザイン
ベンダー リファレンス デザイン デバイス ファミリ
ターゲット デバイス
Monolithic Power Systems
Size Optimized Solution using Power Modules
RFSoC Gen 1 ZU21 - ZU29
Highly Integrated Solution with Internal Sequencing RFSoC Gen 1 ZU21 - ZU29
Size Optimized Modular Power Solution RFSoC Gen 2、RFSoC Gen 3 ZU39 - ZU49
Efficiency Optimized Discrete Power Solution RFSoC Gen 2、RFSoC Gen 3 ZU39 - ZU49
Modular Power Solution with PMBus RFSoC Gen 2、RFSoC Gen 3 ZU39 - ZU49

注記 1: Zynq UltraScale+ デバイスのユース ケースの詳細は、UG583 の「Zynq UltraScale+ MPSoC の電源の統合ソリューション」を参照してください。

ハードウェア以外で検証済みのリファレンス デザイン
ベンダー リファレンス デザイン ターゲット デバイス 電源レールのグループ化
Monolithic Power Systems Cost & Size Optimized Power Delivery ZU1 - ZU3 最小限の電源レール、電力管理
ハードウェア検証済みリファレンス デザイン
ハードウェア以外で検証済みのリファレンス デザイン
ベンダー リファレンス デザイン 製品ファミリ ターゲット デバイス
Monolithic Power Systems Efficiency Optimised Power Delivery Solution Virtex UltraScale+ VU3P-VU13P、VU31P-VU37P
Size Optimised Power Delivery Solution Virtex UltraScale+ VU3P-VU13P、VU31P-VU37P
Size or Efficiency Optimised Power Delivery Solution Virtex UltraScale+ VU19P、VU27P/29P、VU47P/49P、VU57P
Integrated Sequencing Power Delivery Solution Kintex UltraScale+ KU3P-KU15P
Size Optimised Power Delivery Solution Kintex UltraScale+ KU3P-KU15P
ハードウェア検証済みリファレンス デザイン
ハードウェア以外で検証済みのリファレンス デザイン
ベンダー リファレンス デザイン 製品ファミリ ターゲット デバイス
Monolithic Power Systems Size Optimized Power Module Solution with Scalable VCCINT Kintex UltraScale KU025-KU115
ST Microelectronics XQRKU060 Power Management Reference Design 宇宙グレード Kintex UltraScale XQRKU060
ハードウェア検証済みリファレンス デザイン
ベンダー リファレンス デザイン 製品ファミリ ターゲット デバイス
TDK Area Optimized Power Module Solution Artix UltraScale+ すべての AU+
ハードウェア以外で検証済みのリファレンス デザイン
ベンダー リファレンス デザイン 製品ファミリ ターゲット デバイス
Monolithic Power Systems Cost and Size Optimized Power Delivery  Artix UltraScale+ すべての AU+
Analog Devices, Inc Low Cost, Minimum Rails Solution Artix UltraScale+ すべての AU+
ハードウェア検証済みリファレンス デザイン
ハードウェア以外で検証済みのリファレンス デザイン
ベンダー リファレンス デザイン ターゲット デバイス
Monolithic Power Systems ディスクリート Artix-7 リファレンス デザイン XC7A12T - XC7A200T
Modular Artix-7 Reference Design XC7A12T - XC7A200T

注記: これらすべてのソリューションは各ベンダーが責任を持つものです。詳細情報や入手状況などについては各ベンダーへお問い合わせください。

各ソリューションの XPE (Xilinx Power Estimator) をアップロードしてください。

ウェビナーとアプリケーション ノート

電力供給ツール

ザイリンクスの電源供給パートナーは、電源設計、市場投入までの時間、PDN シミュレーションをサポートする直感的に操作できるツールを提供し、電源システムの最適な性能と信頼性を確保します。各ベンダーのツールにザイリンクスの XPE ファイルをアップロードして、消費電力のシームレスな見積もりや電源供給ソリューションの定義が可能です。

ベンダー 説明 機能
Flex Power Modules Flex Power Designer Tool 電力供給の設計とシミュレーション
XPE ファイルをインポートします。
ProGrAnalog LoadSlammer PDN Verification Tool ハードウェアでの電源供給ネットワークの評価/検証
Renesas PowerCompass Multi-Load Configurator & iSim CAD、電源供給の設計、シミュレーション (XPE、XML、および PWR ファイルをインポート)

注記: これらすべてのツールは各ベンダーが責任を持つものです。詳細情報および使用方法については各ベンダーへお問い合わせください。

電力管理のパートナー企業

販売代理店

熱管理

熱設計:

アプリケーションの熱設計の境界線は、アプリケーション タイプやエンド マーケットによって大きく異なります。高性能アプリケーションでの低消費電力設計は、低性能環境での高性能設計と同じ熱管理問題に直面するため、システムの熱管理範囲を把握することは、高性能製品の実現と費用効果の高い製品の実現のいずれにおいても重要です。過剰な熱ソリューション設計は、余分なコストがかかり、デザインを複雑化させてしまいます。

このため、ザイリンクスは現在提供している全デバイス対応の DELPHI サーマル モデルを提供しており、これらは Siemens FlothermAnsys IcePak の両方をサポートしています。

*Versal ACAP モデル (近日公開)

ザイリンクス U280 のエアフロ―とヒートマップのシミュレーション
ザイリンクス U280 のエアフロ―とヒートマップのシミュレーション
ザイリンクス U50 のヒートマップ シミュレーション
ザイリンクス U50 のヒートマップ シミュレーション

熱シミュレーションはボードを設計する上で不可欠なステップであり、ボード設計プロセスの図に示すように、最初の概算量に基づいて熱管理ソリューションが検証されます。

board-methodology-process-chart

熱設計パートナー

すべてのお客様が熱シミュレーション ツールや熱シミュレーション環境を利用できるわけではありません。ザイリンクス アライアンス プログラムへの参加をとおして、熱設計をサポートするパートナー とつながることができます。

パッケージの選択

デバイス選択で重要な点は、最良の熱設計のために適切なパッケージを選択することです。ザイリンクス デバイスは、さまざまなユーザー要件に応えるために多くのパッケージ タイプを提供していますが、熱管理性能を考えるとリッドレス パッケージが最適な選択肢となります。ザイリンクス デバイスは次のパッケージで提供しています。


ベアダイ – パッケージ指定子 (SB/VB)

  • "B はベア ダイを表し、S は 0.8mm、V は 0.92mm のパッケージ ピッチを表します。

リッド付き -  (SF/VF)

  • "F はフォージド リッドを表し、S は 0.8mm、V は 0.92mm のパッケージ ピッチを表します。

リッドなしパッケージ (VS/LS)

  • "S" はスティフナー リングを表し、V は 0.92mm、L は 1mm ピッチを表します。
  • 最適な熱性能を提供します。


リッドレス オーバーハング パッケージ (VI)

  • "I" は、パッケージ オーバーヘッド (パッケージ基板が BGA フットプリントよりも大きい) のあるスティフナ リングを表します。
  • "V" は 0.92mm のパッケージ ピッチを表します。
  • 最適な熱性能を提供します。
資料

資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付
ツール

消費電力削減

ザイリンクスは、インプリメンテーション前の消費電力を見積もったり、あらゆる設計段階でできるだけ消費電力を削減するように最適化、さらには広範な解析データを提供してユーザーによる最適化を可能にするクラス最高のツールを提供しています。以下に、すぐに使える業界をリードするザイリンクスの消費電力関連ハードウェア/ソフトウェア ベース ツールを示します。

トレーニングとサポート
ビデオ

主なビデオ


すべてのビデオ

デフォルト デフォルト タイトル 日付