カリキュレーターとエスティメーター

以下の資料をご利用いただくと、デザインの実現可能性および設計の初期の段階で正確な推定値を得る助けとなります。 またこれらのリンクの中には、デザイン検証やインプリメンテーション後の検証を実行する際に役立つものもあります。

ファミリ プライマリ リファレンス
Virtex®- 5 FPGA Virtex-5 FPGA ユーザー ガイド
Virtex-4 FPGA Virtex-4 PCB 設計者ガイド
Virtex-II、Virtex-II Pro XAPP689

資料

  • 『SSO の管理』 (XAPP689)
    FPGA から信号を受信するデバイスの入力アンダーシュートおよびロジックの低電力要件を満たすデザインを可能にするための計算について説明します。また、バンクおよびパッケージ レベルで WASSO (Weighted Average Simultaneously Switching Output) 解析用のカリキュレーターについても触れています。

消費電力について

各ザイリンクス デバイス ファミリに対応する消費電力の概算/計算ツールがあります。Web Power Tool とスプレッドシート ツールは、デバイス リソース使用率、動作周波数、トグルレートに基づいて電力を概算する、デザインのインプリメンテーション前に使われるツールです。 ザイリンクス ソフトウェア ツールでデザインを実装後、XPower を使用してより正確な消費電力を推定することができます。