JESD204 高速インターフェイス

JESD204B インターフェイス規格は、高性能かつ高速なマルチチャネル アプリケーションで要求される高帯域幅をサポートすると同時に、使用するデジタル I/O 数を削減できるため、ボード レイアウトがシンプルになります。以前は、高速 ADCの実装には多数の FPGA I/O ピンを使用する複雑なインターフェイス デザインが必要でしたが、この規格を使用することによって、わずかなピンのみで実装できるようになりました。 JESD204B インターフェイスの総帯域幅は、アプリケーション要件に応じて複数チャネルに分割することも可能であり、ピンの追加も必要ありません。

JESD204B の利点

アプリケーション 主な利点
ワイヤレス
より少ないピン数で高帯域幅をサポートするため、シンプルなレイアウトが実現する
SDR 柔軟性に優れているため、動作中にチャネル コンフィギュレーションを変更できる
医療用画像処理ソリューション (日本語版) より少ないピン数で高帯域幅をサポートするため、シンプルなレイアウトが実現する
レーダー より少ないピン数で高帯域幅をサポートするため、シンプルなレイアウトが実現する

主な資料

タイトル サイズ 更新日
JESD204 v6.1 LogiCORE Guide 2 MB 2015/04/01
JESD204 PHY v2.0 Product Guide 1 MB 2015/04/01
ADI JESD204B Survival Guide 6MB 0168/11/04