2. IP
  3. True Random Number Generator (TRNG)

True Random Number Generator (TRNG)

  • パーツ番号: TRNG-P200
  • ベンダー: BERTEN DSP S.L.
  • Partner Tier: Select Certified
情報をリクエスト

製品説明

The TRNG-P200 generates reliable true random numbers for any FPGA, SoC, or ASIC design targeting cryptographic applications. The physical entropy source is based on multi-phase oscillators, producing a high quality RNG. The IP core passes NIST 800-22, AIS-31 PTG.2, and Diehard test suites; and implements a complete set of health tests compliant with NIST 800-90B, FIPS 140-2, and AIS-31.

主な機能と利点

  • AMBA-AXI Interface
  • Portable to any FPGA or ASIC
  • Internal Fault Detection
  • Passes Diehard Battery of Tests
  • FIPS 140-2 Compliant
  • NIST 800-90B & AIS-31 Health Tests
  • NIST SP800-22 Compliant
  • Passes AIS-31 PTG.2 Test Suites
  • High-quality Entropy Source

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証？ スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VIRTEX-UP Family XCVU5P -2 Vivado ML 2021.2 1077 4746 2 0 0 0 655
Zynq-UP-MPSoC Family XCZU7EV -1 Vivado ML 2021.2 Y 1117 4590 2 0 0 0 565
Kintex-UP Family XCKU5P -1 Vivado 2018.2 1067 4596 2 0 0 0 565
Spartan-7 Family XC7S50 -2 Vivado 2018.2 1839 4591 2 0 0 0 270
VERSAL_AI_CORE Family XCVC1802 -1 Vivado ML 2021.2 1127 4239 2 0 0 0 255
Artix-UP Family XCAU20P -2 Vivado ML 2021.2 1078 4743 2 0 0 0 685
KINTEX-7 Family XC7K70T -1 Vivado 2018.2 1843 4587 2 0 0 0 335
ARTIX-7 Family XC7A50T -2 Vivado 2018.2 1839 4591 2 0 0 0 270
VIRTEX-7X Family XC7VX550T -2 Vivado 2018.2 1831 4758 2 0 0 0 400
Zynq-7000 Family XC7Z030 -1 Vivado 2018.2 Y 1872 4588 2 0 0 0 335
Zynq-7000 Family XC7Z020 -1 Vivado 2018.2 Y 1871 4592 2 0 0 0 220
VIRTEX-U Family XCVU080 -2 Vivado 2018.2 1134 4753 2 0 0 0 405
KINTEX-U Family XCKU035 -1 Vivado 2018.2 1096 4592 2 0 0 0 350

IP の品質指標

一般的な情報

データ作成日 Mar 26, 2024
現在の IP リビジョン番号 1.2.1280
現在のリビジョンのリリース日 Feb 19, 2024
初期バージョンのリリース日 Dec 11, 2019

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 5
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Netlist
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 Y
UCF の有無 XDC
市販の評価ボードの有無 N
ボード上で使用した FPGA N/A
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Linux, Baremetal

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 UltraFast Design Methodology, Inference, Instantiation
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Vivado Synthesis
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4-Lite, AXI4-Stream
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 Executable and documented plan
試験方法 None
アサーション N
収集したカバレッジ メトリック None
タイミング検証実施の有無 Y
タイミング検証レポートの有無 Y
サポートされるシミュレーター Other

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム Zedboard, Trenz TE0715, UltraZed
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N