XIP4001C from Xiphera is a compact Intellectual Property (IP) core designed for efficient key exchange using the X25519 protocol.
XIP4001C implements arithmetic on Curve25519 (see also RFC7748), and provides a security level of 128 bits.
Curve25519 is used in numerous security protocols and applications, including TLS 1.3 (Transport Layer Security).
このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。
ファミリ | デバイス | スピード グレード | ツール バージョン | HW 検証? | スライス | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
---|---|---|---|---|---|---|---|---|---|---|---|
Zynq-UP-MPSoC Family | XCZU4EG | -2 | Vivado 2020.2 | Y | 517 | 517 | 1 | 1 | 1 | 0 | 463 |
Zynq-7000 Family | XC7Z020 | -2 | Vivado 2020.2 | Y | 515 | 515 | 1 | 1 | 1 | 0 | 224 |
データ作成日 | Oct 30, 2024 |
現在の IP リビジョン番号 | 1.0 |
現在のリビジョンのリリース日 | Dec 13, 2019 |
初期バージョンのリリース日 | Dec 13, 2019 |
製品化をしたザイリンクス カスタマーのプロジェクト数 | 0 |
参照資料の有無 | N |
購入可能な IP 形式 | Netlist |
ソース コードの形式 | VHDL |
ハイレベル モデルの有無 | N |
統合テストベンチの有無 | Y |
統合テストベンチの形式 | VHDL |
コード カバレッジ レポートの有無 | N |
ファンクショナル カバレッジ レポートの有無 | N |
UCF の有無 | XDC |
市販の評価ボードの有無 | Y |
ボード上で使用した FPGA | Zynq-7000 |
ソフトウェア ドライバーの有無 | N |
ザイリンクス製品向けのコード最適化の有無 | Y |
一般的な FPGA 最適化技術 | Inference |
カスタムの FPGA 最適化技術 | None |
サポートされる合成ソフトウェア ツール/バージョン | Vivado Synthesis / 2020.2 |
スタティックタイミング解析実施の有無 | Y |
IP-XACT メタデータの有無 | N |
資料検証計画の有無 | Yes, document only plan |
試験方法 | None |
アサーション | N |
収集したカバレッジ メトリック | Functional |
タイミング検証実施の有無 | Y |
タイミング検証レポートの有無 | Y |
サポートされるシミュレーター | Mentor ModelSIM; Xilinx lSim / 2020.1 |
FPGA 上で検証済み | Y |
使用したハードウェア検証プラットフォーム | ZedBoard |
業界標準コンプライアンス テストに合格 | N |
テスト結果の有無 | N |