製品説明
Hamsi is a family of cryptographic hash functions. It is based on the Concatenate-Permute-Truncate design strategy used in several hash functions like Snefru and Grindhal. It uses a message expansion and a feedforward of the chaining value in each round. The non-linear permutation required for the design uses the linear transformation and one of the Sbox of the block cipher Serpent .
主な機能と利点
- Very high throughput of 35.7 GBps with fully pipelined architecture
- Optimized to run at high frequency of 600Mhz in AMD VU9P and VU13P FPGA Devices
- The input and output width are 512 bits.
- Latency of the Core is 89 cycles or 148.3 ns
デバイス インプリメンテーション マトリックス
このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。
| ファミリ | デバイス | スピード グレード | ツール バージョン | HW 検証？ | スライス | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| VIRTEX-UP Family | XCVU13P | -2 | Vivado 2020.2 | 0 | 180230 | 0 | 0 | 0 | 0 | 600 |
IP の品質指標
一般的な情報
| データ作成日 | Jul 31, 2023 |
| 現在の IP リビジョン番号 | V2 |
| 現在のリビジョンのリリース日 | Dec 15, 2020 |
| 初期バージョンのリリース日 | Feb 28, 2019 |
ザイリンクス カスタマによる製品化
| 製品化をしたザイリンクス カスタマーのプロジェクト数 | 0 |
| 参照資料の有無 | N |
デリバラブル (成果物)
| 購入可能な IP 形式 | Source Code |
| ソース コードの形式 | VHDL |
| ハイレベル モデルの有無 | N |
| 統合テストベンチの有無 | Y |
| 統合テストベンチの形式 | VHDL |
| コード カバレッジ レポートの有無 | Y |
| ファンクショナル カバレッジ レポートの有無 | Y |
| UCF の有無 | N |
| 市販の評価ボードの有無 | N |
| ボード上で使用した FPGA | N/A |
| ソフトウェア ドライバーの有無 | N |
インプリメンテーション
| ザイリンクス製品向けのコード最適化の有無 | Y |
| 一般的な FPGA 最適化技術 | Other Optimization Techniques |
| カスタムの FPGA 最適化技術 | None |
| サポートされる合成ソフトウェア ツール/バージョン | Vivado Synthesis / 2020.2; Vivado Synthesis / 2018.1 |
| スタティックタイミング解析実施の有無 | N |
| IP-XACT メタデータの有無 | N |
検証
| 資料検証計画の有無 | Yes, document only plan |
| 試験方法 | Directed Testing |
| アサーション | N |
| 収集したカバレッジ メトリック | Code |
| タイミング検証実施の有無 | N |
| タイミング検証レポートの有無 | N |
| サポートされるシミュレーター | Xilinx lSim / 2018.1; Xilinx lSim / 2020.2 |
ハードウェア検証
| FPGA 上で検証済み | N |
| 業界標準コンプライアンス テストに合格 | N |
| テスト結果の有無 | N |