2. IP
  3. Auto Contrast Enhancement (ACE) IP Core

Auto Contrast Enhancement (ACE) IP Core

情報をリクエスト

製品説明

The Auto Contrast Enhancement (ACE) IP core produces the low-contrast enhanced output stream by histogram analysis of the input stream without loss of image details. The IP follows AXI4 protocol allowing easy IP integration with the user’s design. IP core has AXI4 interface ports for stream, memory and control.

主な機能と利点

  • Generates contrast-enhanced output
  • Configurable parameters such as resolution, gray level, enhance mode( 0 - original unenhanced output, 1 - contrast-enhanced output)
  • Supports a maximum of 1920x1080, resolution with 1 pixel per clock
  • Supports 24-bit RGB input and output
  • AXI4-Lite control interface
  • AXI4-Stream interface for input and output video
  • AXI4-MM interface for reading stream data from memory

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証？ スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
KINTEX-7 Family XC7K325T -2 Vivado 2019.2 4109 11328 10 40 0 0 200

IP の品質指標

一般的な情報

データ作成日 Jul 31, 2023
現在の IP リビジョン番号 v1.0
現在のリビジョンのリリース日 Aug 27, 2021
初期バージョンのリリース日 Aug 27, 2021

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 1
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Source Code, Netlist
ソース コードの形式 VHDL, Verilog
ハイレベル モデルの有無 Y
モデル形式 C++
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 Y
UCF の有無 N
市販の評価ボードの有無 Y
ボード上で使用した FPGA Artix-7
ソフトウェア ドライバーの有無 N

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 UltraFast Design Methodology
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST / 2019.2; Vivado Synthesis / 2019.2 ,2018.1 and 2018.2
スタティックタイミング解析実施の有無 N
AXI インターフェイス AXI4-Lite, AXI4-Stream, AXI4
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 Yes, document only plan
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック Code
タイミング検証実施の有無 N
タイミング検証レポートの有無 N
サポートされるシミュレーター Xilinx lSim / 2019.2

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム KC705, AC701 and Nexys 4 DDR
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N