製品説明
The SHA3-B219 is a crypto IP Core for hardware offloading of Hash algorithms. The engine implements the Secure Hash Algorithm 3 (SHA-3) family according to FIPS-202 standard. It includes fixed-length (SHA3-224, SHA3-256, SHA3-384, SHA3-512) and extendable-output functions (SHAKE128, SHAKE256). It also supports the KMAC (KECCAK Message Authentication Code) operation according to NIST 800-185. SHA3-B219 implements the KECCAK sponge construction, including the insertion of the domain separation suffix, message padding, and data permutation functions. With the context switching functionality, the internal state of the KECCAK engine can be saved and restored as needed to process other data.
主な機能と利点
- AMBA AXI Interfaces
- Portable to any FPGA or ASIC
- FIPS 202 Compliant
- Extendable-Output Functions (SHAKE128, SHAKE256)
- Cryptographic Hashing (SHA3-224, SHA3-256, SHA3-384, SHA3-512)
主な資料
デバイス インプリメンテーション マトリックス
このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。
| ファミリ | デバイス | スピード グレード | ツール バージョン | HW 検証？ | スライス | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| VIRTEX-UP Family | XCVU5P | -1 | Vivado ML 2021.1 | 779 | 4214 | 0 | 0 | 0 | 0 | 380 | |
| Kintex-UP Family | XCKU5P | -2 | Vivado 2018.2 | 738 | 4216 | 0 | 0 | 0 | 0 | 380 | |
| Zynq-UP-MPSoC Family | XCZU2CG | -1 | Vivado 2018.2 | Y | 735 | 4218 | 0 | 0 | 0 | 0 | 380 |
| Spartan-7 Family | XC7S50 | -2 | Vivado 2018.2 | 1243 | 4226 | 0 | 0 | 0 | 0 | 180 | |
| VERSAL_AI_CORE Family | XCVC1802 | -1 | Vivado ML 2021.1 | 702 | 3976 | 0 | 0 | 0 | 0 | 380 | |
| Artix-UP Family | XCAU20P | -2 | Vivado ML 2021.2 | 761 | 4217 | 0 | 0 | 0 | 0 | 455 | |
| KINTEX-7 Family | XC7K70T | -2 | Vivado 2018.2 | 1289 | 4227 | 0 | 0 | 0 | 0 | 265 | |
| ARTIX-7 Family | XC7A50T | -2 | Vivado 2018.2 | 1243 | 4226 | 0 | 0 | 0 | 0 | 180 | |
| VIRTEX-7X Family | XC7VX550T | -1 | Vivado ML 2021.1 | 1298 | 4221 | 0 | 0 | 0 | 0 | 200 | |
| Zynq-7000 Family | XC7Z030 | -2 | Vivado 2018.2 | 1270 | 4225 | 0 | 0 | 0 | 0 | 265 | |
| Zynq-7000 Family | XC7Z020 | -1 | Vivado 2018.2 | Y | 1260 | 4227 | 0 | 0 | 0 | 0 | 150 |
| VIRTEX-U Family | XCVU080 | -1 | Vivado ML 2021.1 | 730 | 4219 | 0 | 0 | 0 | 0 | 225 | |
| KINTEX-U Family | XCKU035 | -2 | Vivado 2018.2 | 736 | 4217 | 0 | 0 | 0 | 0 | 300 |
IP の品質指標
一般的な情報
| データ作成日 | Dec 16, 2022 |
| 現在の IP リビジョン番号 | 1.0.190 |
| 現在のリビジョンのリリース日 | Mar 16, 2022 |
| 初期バージョンのリリース日 | Mar 16, 2022 |
ザイリンクス カスタマによる製品化
| 製品化をしたザイリンクス カスタマーのプロジェクト数 | 1 |
| 参照資料の有無 | Y |
デリバラブル (成果物)
| 購入可能な IP 形式 | Netlist |
| ハイレベル モデルの有無 | N |
| 統合テストベンチの有無 | N |
| コード カバレッジ レポートの有無 | N |
| ファンクショナル カバレッジ レポートの有無 | Y |
| UCF の有無 | XDC |
| 市販の評価ボードの有無 | N |
| ボード上で使用した FPGA | N/A |
| ソフトウェア ドライバーの有無 | Y |
| ドライバーの OS サポート | Linux, Baremetal |
インプリメンテーション
| ザイリンクス製品向けのコード最適化の有無 | Y |
| 一般的な FPGA 最適化技術 | UltraFast Design Methodology |
| カスタムの FPGA 最適化技術 | None |
| サポートされる合成ソフトウェア ツール/バージョン | Vivado Synthesis |
| スタティックタイミング解析実施の有無 | Y |
| AXI インターフェイス | AXI4-Lite, AXI4-Stream |
| IP-XACT メタデータの有無 | Y |
検証
| 資料検証計画の有無 | Executable and documented plan |
| 試験方法 | None |
| アサーション | N |
| 収集したカバレッジ メトリック | None |
| タイミング検証実施の有無 | Y |
| タイミング検証レポートの有無 | N |
| サポートされるシミュレーター | Other |
ハードウェア検証
| FPGA 上で検証済み | Y |
| 使用したハードウェア検証プラットフォーム | Zedboard |
| 業界標準コンプライアンス テストに合格 | N |
| テスト結果の有無 | N |