logi3D Scalable 3D Graphic Accelerator

  • パーツ番号: logi3D
  • ベンダー: Xylon d.o.o.
  • Partner Tier: Premier

製品説明

The logi3D IP core is specifically designed for the AMD Versal Adaptive Compute Acceleration Platform (ACAP) and AMD Zynq 7000 SoC family. SoC designers can add attractive 3D graphics, including advanced Graphical User Interfaces (GUI), to their AMD ACAP/SoC design by combining the logi3D with their application specific IP cores in a plug-and-play manner. The IP core is designed to support the OpenGL ES 1.1. API. Currently supported operating system is Linux. Due to its AMBA AXI4 interface compliance the logi3D IP core can also be implemented on AMD 7 Series and other AMD FPGA families as a Graphics Processing Unit (GPU) in various ASSP plus FPGA combinations.

The logi3D IP core has a small footprint and enables efficient implementation in the smallest Versal ACAP device. It enables system designers to fully exploit heterogeneous computing and networking resources available on the unique AMD Adaptive Compute Acceleration Platform, and to round their design with graphics capability.

* Product is based on published Khronos Specification, and is expected to pass the Khronos Conformance Testing Process. Current conformance status can be found at www.khronos.org/conformance.


主な機能と利点

  • The logi3D GPU can be used with different CPUs
  • ARM processing system (1 core) runs the geometry engine and optimizes the IP's size
  • Programmable logic resource-effective 3D graphics acceleration
  • Linux OS compatible
  • Conformant to the AMBA AXI4 bus specifications from ARM
  • Graphics accelerator IP designed to support the OpenGL ES 1.1 API (Common Profile)
  • Supports Safety Critical OpenGL SC 1.0.1

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VERSAL_AI_CORE Family XCVC1902 -1 Vivado 2020.2 Y 0 49143 46 21 0 0 180
Zynq-7000 Family XC7Z020 -1 Vivado 2018.3 Y 7706 25540 14 38 0 0 170

IP の品質指標

一般的な情報

データ作成日 Jul 21, 2023
現在の IP リビジョン番号 3.0
現在のリビジョンのリリース日 Feb 26, 2021
初期バージョンのリリース日 Jan 01, 2007

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 15
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Netlist, Source Code, Bitstream
ソース コードの形式 VHDL
ハイレベル モデルの有無 Y
モデル形式 C++
統合テストベンチの有無 Y
統合テストベンチの形式 VHDL
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 UCF
市販の評価ボードの有無 Y
ボード上で使用した FPGA Spartan-6
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Linux, WEC, Android

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Inference, Instantiation
カスタムの FPGA 最適化技術 The IP targeted to Xilinx EPP and FPGA.
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST / 13.2
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4-Lite, AXI4
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 No
試験方法 Directed Testing
アサーション Y
収集したカバレッジ メトリック None
タイミング検証実施の有無 Y
タイミング検証レポートの有無 Y
サポートされるシミュレーター Mentor ModelSIM / 6.4c

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム VCK190, ZC706, ZedBoard
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N