2. IP
  3. Dense Stereo Matching IP

Dense Stereo Matching IP

情報をリクエスト

製品説明

Satisfy both of high accuracy and small footprint

  • High accuracy( minimum average error rate is 0.8%)
  • Small footprint supporting low-cost FPGA: AMD Ultrascale+ MPSoC 2CG/3CG/6CG、Zynq7000 series
  • High resolution support - up to 4K
  • High performance - up to 158fps

主な機能と利点

  • Pre-Processing - Left-right image alignment / Stereo Rectification
  • SGM core : Semi-Global Matching algorithm such as Parallel Unit(PU), Buffer compression, Sub-pixel interpolation and Uniqueness check
  • Post-processing - Disparity image denoising such as Consistency check, Texture filter, Gap interpolation and Median filter
  • Interface : AMBA AXI4 support
  • Input data: 8-bit grayscale image , max resolution 3840x2160
  • Output data: 8-bit/12-bit disparity map (max disparity 256 pixel with 1/16 subpixel) or 16-bit depth map

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証？ スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU3CG -1 Vivado 2020.2 Y 68835 62350 130 16 0 0 200
Zynq-UP-MPSoC Family XCZU6CG -1 Vivado 2020.2 Y 66784 62565 262 16 0 0 200

IP の品質指標

一般的な情報

データ作成日 Jun 24, 2023
現在の IP リビジョン番号 1.0
現在のリビジョンのリリース日 Apr 28, 2022
初期バージョンのリリース日 Apr 28, 2022

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 0
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Source Code
ソース コードの形式 Verilog
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 N
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq UltraScale+ MPSoC
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Linux OS

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 N
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Vivado Synthesis
スタティックタイミング解析実施の有無 N
AXI インターフェイス AXI4
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 No
試験方法 Both
アサーション N
収集したカバレッジ メトリック None
タイミング検証実施の有無 N
タイミング検証レポートの有無 N
サポートされるシミュレーター Synopsys VCS

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム KV260
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N