製品説明
DIFI is Geon Technologies’ Intellectual Property (IP) core for IEEE-ISTO Std 4900-2021 "Digital IF Interoperability Standard" compliant communications on a programmable logic device.
主な機能と利点
- Includes embedded C++ control/status software, C++ DIFI VITA49.2 packet software, and a Wireshark Plugin
- Includes reference project with an option of several AMD Zynq 7000 and Ultrascale+ development platforms
- Supports multiple streams of high or low-rate data for simultaneous transmit and receive
- Includes the full FPGA network stack to implement the DIFI standard
- Lead time is approximately 2 weeks
- Uses standard AXI4 buses
デバイス インプリメンテーション マトリックス
このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。
| ファミリ | デバイス | スピード グレード | ツール バージョン | HW 検証？ | スライス | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| Zynq-7000 Family | XC7Z030 | -1 | Vivado ML 2021.2 | Y | 29702 | 6896 | 46 | 0 | 0 | 4 | 250 |
IP の品質指標
一般的な情報
| データ作成日 | Oct 07, 2024 |
| 現在の IP リビジョン番号 | 0.0.01 |
| 現在のリビジョンのリリース日 | Oct 10, 2022 |
| 初期バージョンのリリース日 | Oct 10, 2022 |
ザイリンクス カスタマによる製品化
| 製品化をしたザイリンクス カスタマーのプロジェクト数 | 2 |
| 参照資料の有無 | N |
デリバラブル (成果物)
| 購入可能な IP 形式 | Netlist |
| ソース コードの形式 | VHDL |
| ハイレベル モデルの有無 | Y |
| モデル形式 | C++ |
| 統合テストベンチの有無 | Y |
| 統合テストベンチの形式 | VHDL |
| コード カバレッジ レポートの有無 | N |
| ファンクショナル カバレッジ レポートの有無 | N |
| UCF の有無 | XDC |
| 市販の評価ボードの有無 | N |
| ボード上で使用した FPGA | N/A |
| ソフトウェア ドライバーの有無 | N |
| ドライバーの OS サポート | None |
インプリメンテーション
| ザイリンクス製品向けのコード最適化の有無 | N |
| カスタムの FPGA 最適化技術 | None |
| サポートされる合成ソフトウェア ツール/バージョン | Vivado Synthesis |
| スタティックタイミング解析実施の有無 | Y |
| AXI インターフェイス | AXI4-Lite |
| IP-XACT メタデータの有無 | Y |
検証
| 資料検証計画の有無 | No |
| 試験方法 | Directed Testing |
| アサーション | N |
| 収集したカバレッジ メトリック | None |
| タイミング検証実施の有無 | N |
| タイミング検証レポートの有無 | N |
| サポートされるシミュレーター | Xilinx lSim |
ハードウェア検証
| FPGA 上で検証済み | Y |
| 使用したハードウェア検証プラットフォーム | ZCU102 |
| 業界標準コンプライアンス テストに合格 | N |
| テスト結果の有無 | N |