A High-Speed Versatile Core for SHA-3-224/256/384/512 and (c)SHAKE-128/256

  • パーツ番号: XIP3030H
  • ベンダー: Xiphera Ltd
  • Partner Tier: Elite Certified

製品説明

XIP3030H is a high-speed IP core designed for versatile support of all variants of the SHA-3 hash function and related extendable-output function SHAKE as well as the SHA-3 derived function cSHAKE and its variants KMAC, TupleHash and ParallelHash.

SHA-3 and SHAKE are defined in the NIST (National Institute of Standards and Technology) standard FIPS PUB 202 and cSHAKE, KMAC, TupleHash and ParallelHash are specified in NIST Special Publication 800-185.

XIP3030H is optimized for maximum speed and is optimal for applications that require high-speed hashing.

XIP3030H has also been successfully validated in the CAVP (Cryptographic Algorithm Validation Program) by NIST (National Institute for Standards and Technology).


主な機能と利点

  • High Throughput: XIP3030H achieves peak throughputs of several tens of Gbps in high-end AMD FPGAs.
  • Versatile Algorithm Support: XIP3030H supports SHA-3-224/256/384/512, SHAKE-128/256, cSHAKE-128/256, KMAC, TupleHash and ParallelHash
  • Secure Architecture: The execution time of XIP3030C is independent of the input values and, consequently, provides full protection against timing-based side-channel attacks.
  • Easy Integration: The 64-bit interface of XIP3030C supports easy integration with software and/or additional FPGA design.
  • Standard Compliance: XIP3030H is compliant with FIPS 202 and SP 800-185.
  • CAVP validated

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU7EV -1 Vivado ML 2022.1 Y 6921 6921 0 0 1 0 527

IP の品質指標

一般的な情報

データ作成日 Oct 30, 2024
現在の IP リビジョン番号 1.0
現在のリビジョンのリリース日 Oct 26, 2022
初期バージョンのリリース日 Oct 26, 2022

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 0
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Netlist
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 Y
統合テストベンチの形式 VHDL
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 XDC
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq UltraScale+ MPSoC
ソフトウェア ドライバーの有無 N

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Other Optimization Techniques
カスタムの FPGA 最適化技術 Logic optimized for 6-input LUTs
サポートされる合成ソフトウェア ツール/バージョン Vivado Synthesis / 2022.1
スタティックタイミング解析実施の有無 Y
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 Yes, document only plan
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック Functional
タイミング検証実施の有無 Y
タイミング検証レポートの有無 Y
サポートされるシミュレーター Xilinx lSim / 2022.1

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム Ultrazed-EV
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N