25G EMAC / PCS + RS-FEC IP
- パーツ番号: 25GEMAC/PCS+RS-FEC IP
- ベンダー: Design Gateway Co., Ltd.
- Partner Tier: Elite Certified
製品説明
The 25G EMAC/PCS + RS-FEC IP core provides a comprehensive implementation of the physical layer, including the Ethernet MAC layer, Physical Coding sublayer (PCS), and RS-FEC sublayer. The incorporation of RS-FEC in the system significantly enhances data reliability and connection stability, making it an ideal option for applications that prioritize data reliability. The demo is ready available for IP core evaluation. This demo aims to provide a simple yet comprehensive demonstration of the capabilities of The 25G EMAC/PCS + RS-FEC IP, connected to AMD Transceiver, which enables the physical and medium of the 25G Ethernet system.
主な機能と利点
- Outstanding nature: low latency / low resource utilization / cost effective and affordable
- Seamlessly co-operate with TOE25G-IP and UDP25G-IP
- Increase reliability via RS-FEC function; RS(528, 514, 10)
- Implement Ethernet MAC and PCS conforming IEEE 802.3
主な資料
デバイス インプリメンテーション マトリックス
このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。
| ファミリ | デバイス | スピード グレード | ツール バージョン | HW 検証？ | スライス | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| Kintex-UP Family | XCKU5P | -2 | Vivado 2019.1 | Y | 2200 | 12590 | 3 | 0 | 0 | 0 | 390 |
| Zynq-UP-RFSoC Family | XCZU28DR | -2 | Vivado 2019.1 | Y | 2280 | 12588 | 3 | 0 | 0 | 0 | 390 |
IP の品質指標
一般的な情報
| データ作成日 | Sep 04, 2024 |
| 現在の IP リビジョン番号 | 1.0 |
| 現在のリビジョンのリリース日 | Jun 01, 2023 |
| 初期バージョンのリリース日 | Jun 01, 2023 |
ザイリンクス カスタマによる製品化
| 製品化をしたザイリンクス カスタマーのプロジェクト数 | 0 |
| 参照資料の有無 | Y |
デリバラブル (成果物)
| 購入可能な IP 形式 | Netlist |
| ソース コードの形式 | VHDL |
| ハイレベル モデルの有無 | N |
| 統合テストベンチの有無 | N |
| コード カバレッジ レポートの有無 | N |
| ファンクショナル カバレッジ レポートの有無 | N |
| UCF の有無 | N |
| 市販の評価ボードの有無 | Y |
| ボード上で使用した FPGA | Zynq UltraScale+ RFSoC |
| ソフトウェア ドライバーの有無 | N |
| ドライバーの OS サポート | NA |
インプリメンテーション
| ザイリンクス製品向けのコード最適化の有無 | N |
| カスタムの FPGA 最適化技術 | None |
| サポートされる合成ソフトウェア ツール/バージョン | Xilinx XST |
| スタティックタイミング解析実施の有無 | N |
| AXI インターフェイス | AXI4 |
| IP-XACT メタデータの有無 | N |
検証
| 資料検証計画の有無 | No |
| 試験方法 | Directed Testing |
| アサーション | N |
| 収集したカバレッジ メトリック | None |
| タイミング検証実施の有無 | N |
| タイミング検証レポートの有無 | N |
| サポートされるシミュレーター | Xilinx lSim |
ハードウェア検証
| FPGA 上で検証済み | Y |
| 使用したハードウェア検証プラットフォーム | ZCU111, KCU116 |
| 業界標準コンプライアンス テストに合格 | N |
| テスト結果の有無 | N |