UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

PreciseTimeBasic IEEE 1588 V2 IP Core

  • パーツ番号: S-3101
  • ベンダー: SoC-e
  • Certified Alliance Member

製品説明

PreciseTimeBasic is a IEEE1588-2008 V2 compliant clock synchronization IP core for Xilinx FPGAs. It is capable of accurately time stamp IEEE 1588 telegrams and also to provide a compatible time. PreciseTimeBasic IP comprises different hardware and software elements - A hardware Time Stamping Unit (TSU) capable of accurately time stamp IEEE 1588 event messages and to provide an adjustable timer with submicrosecond precision. Two versions of TSU are provided with the PreciseTimeBasic: PTB TSU and PTBLite TSU.

PTB TSU has been designed to be connected to the Medium Independent Interface ([G]MII), between MAC and PHY, parsing all the Ethernet frames and inspecting which ones are IEEE 1588. PTBLite TSU takes advantage of the PTP parser contained in the Zynq GMACs to provide a TSU usingless FPGA resources but with some limitations imposed by the IEEE 1588 hardwired logic on the PS GMAC.

With the IP, a software PTP Reference Design is also included. Additionaly, SoC-e provides a Linux kernel patch that allow accessing the TSUs using the Linux PTP Hardware Clock (PHC) subsystem.


主な機能と利点

  • IEEE 1588-2008 clock synchronization system
  • Available for Vivado and XPS
  • 100/1000 Mbps ethernet
  • PPS output
  • IRIG-B Master output
  • Compatible with different PTP SW stacks
  • OC and CB working modes
  • E2E and P2P delay mechanism
  • Supports PTP on Layer 2 (Ethernet) and Layer 3 (IPv4)
  • Support VLAN tagged PTP messages

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-7000 Family XC7Z020 -1 Vivado 2014.4 Y 397 672 6 0 0 0 125

IP の品質指標

一般的な情報

データ作成日 Mar 27, 2019
現在の IP リビジョン番号 17.08
現在のリビジョンのリリース日 Jun 07, 2018
初期バージョンのリリース日 Dec 12, 2011

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 15
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Bitstream, Netlist, Source Code
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 N
統合テストベンチの形式 VHDL
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 XDC
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq-7000
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Linux

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Inference
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 No
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック Functional
タイミング検証実施の有無 Y
タイミング検証レポートの有無 N
サポートされるシミュレーター Xilinx lSim / 2015.4

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム SMARTzynq
業界標準コンプライアンス テストに合格 Y
特定コンプライアンステスト ISPCS2011,12,13,14,15
テスト実施日 Dec 10, 2015
テスト結果の有無 N
このページをブックマークに追加