2. IP (Intellectual Property)
  3. 10GbE TCP Offload Engine IP core (TOE10G-IP)

10GbE TCP Offload Engine IP core (TOE10G-IP)

情報をリクエスト

製品説明

TCP Offloading Engine (TOE10G) IP core is the epochal solution implemented without CPU. Usually TCP processing is complicated and needs expensive high-end CPU. Because TOE10G-IP core automatically takes over all functions of TCP/IP protocol which needs high-speed operation by hardware logic only. This IP product includes reference design for AMD FPGAs. It helps you to reduce development time.

Design Gateway provide demo file for AMD FPGA boards. You can evaluate TOE10G-IP core on real board before purchasing. Please visit http://www.dgway.com/TOE-IP_X_E.html

主な機能と利点

  • All pure hardware 10GbE TCP/IP stack implementation
  • Support IPv4 protocol
  • Support Full Duplex
  • Support both Server and Client mode (Passive/Active open and close)
  • Support Jumbo frame
  • Transmit/Receive buffer size, programmable on HDL for optimized resource
  • Simple data interface by standard FIFO interface
  • Simple control interface by standard register interface
  • One clock domain interface by fixed 156.25 MHz clock frequency
  • Provide free evaluation bit file for FPGA Development Kits (1 hour time limited)
  • Rerference design is included in IP core product

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証？ スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VIRTEX-UP Family XCVU9P -2 Vivado 2020.1 Y 704 3807 34 0 0 0 156
Zynq-UP-MPSoC Family XCZU9EG -2 Vivado 2020.1 Y 736 3806 34 0 0 0 156
VIRTEX-7X Family XC7VX485T -2 Vivado 2020.1 Y 1347 3828 36 0 0 0 156
KINTEX-7 Family XC7K325T -2 Vivado 2020.1 Y 1326 3827 36 0 0 0 156
Zynq-7000 Family XC7Z045 -2 Vivado 2017.4 Y 1361 3827 36 0 0 0 156
KINTEX-U Family XCKU040 -2 Vivado 2017.4 Y 760 3808 34 0 0 0 156

IP の品質指標

一般的な情報

データ作成日 Sep 19, 2023
現在の IP リビジョン番号 1.17
現在のリビジョンのリリース日 Mar 16, 2022
初期バージョンのリリース日 Oct 01, 2014

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 10
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Netlist
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 UCF
市販の評価ボードの有無 Y
ボード上で使用した FPGA Virtex UltraScale+
ソフトウェア ドライバーの有無 N/A
ドライバーの OS サポート NA

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 N
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST
スタティックタイミング解析実施の有無 N
AXI インターフェイス AXI4
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 No
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック None
タイミング検証実施の有無 N
タイミング検証レポートの有無 N
サポートされるシミュレーター Xilinx lSim

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム ZCU102, VCU118, KCU105, VC707, KC705, ZC706,
業界標準コンプライアンス テストに合格 N
特定コンプライアンステスト N/A
テスト実施日 May 01, 2022
テスト結果の有無 N