2. IP (Intellectual Property)
  3. CPU-less NVMe Host side IP core for PCIe Gen3 (NVMe-IP)

CPU-less NVMe Host side IP core for PCIe Gen3 (NVMe-IP)

情報をリクエスト

製品説明

NVMe-IP core is a standalone NVMe Host Controller designed for seamless integration with integrated PCIe Gen3 block on AMD FPGA devices. Eliminate the need for a CPU or external memory to simplify the systems complexity and achieve high-performance NVMe SSD interfacing. It's ideal for applications demanding simplicity, speed, and resource efficiency. Easily construct multi-channel RAID systems with exceptional performance and minimal FPGA resource usage. Accelerate your NVMe Storage development process with included reference designs for AMD FPGA boards, reducing both time and cost.

主な機能と利点

  • Implement application layer to access NVMe PCIe SSD without CPU and external memory (DDR)
  • Simple user control I/F and FIFO interface for data port (dgIF typeS)
  • Direct NVMe Gen3 SSD access without the need for CPU or external memory
  • Include 256 KB data buffer by BlockRAM
  • Support 7 commands, i.e. IDENTIFY, WRITE, READ, Shutdown, SMART, Secure Erase and Flush
  • exFAT & FAT32 file system management without CPU usage (Option)
  • Customize support. PCIe Switch support, Customize data buffer with URAM/BRAM
  • Available reference design: 1CH, 1CH with DDR, 2CH RAID0, 4CH RAID0 demo with AB17-M2FMC or AB18-PCIeX16 adapter board available on various AMD FPGA boards
  • Integrated PCIe Gen3 block interface: 128-bit AXI4 interface, configured by 4-lane PCIe Gen3

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証？ スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VIRTEX-UP Family XCVU9P -2 Vivado 2019.1 Y 859 2954 66 0 0 0 400
Zynq-UP-MPSoC Family XCZU7EV -2 Vivado 2019.1 Y 934 2955 66 0 0 0 400
VIRTEX-7X Family XC7VX690T -2 Vivado 2019.1 Y 1591 3204 66 0 0 0 300
VIRTEX-7X Family XC7VX485T -2 Vivado 2019.1 Y 1638 3203 66 0 0 0 300
KINTEX-7 Family XC7K325T -2 Vivado 2019.1 Y 1574 3204 66 0 0 0 300
ARTIX-7 Family XC7A200T -2 Vivado 2019.1 Y 1500 3089 66 0 0 0 225
Zynq-7000 Family XC7Z045 -2 Vivado 2019.1 Y 1532 3201 66 0 0 0 300
KINTEX-U Family XCKU040 -2 Vivado 2019.1 Y 842 2951 66 0 0 0 400

IP の品質指標

一般的な情報

データ作成日 Sep 04, 2024
現在の IP リビジョン番号 4.4
現在のリビジョンのリリース日 Sep 07, 2023
初期バージョンのリリース日 Jun 01, 2016

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 56
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Netlist
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 SDF
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq UltraScale+ MPSoC
ソフトウェア ドライバーの有無 N
ドライバーの OS サポート NA

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 N
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST
スタティックタイミング解析実施の有無 N
AXI インターフェイス AXI4
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 No
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック Functional
タイミング検証実施の有無 N
タイミング検証レポートの有無 N
サポートされるシミュレーター Xilinx lSim

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム KCU105, VC707, ZCU102, ZCU106, VCU118, KCU116
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N