2. IP (Intellectual Property)
  3. CoaXPresS Host IP

CoaXPresS Host IP

  • パーツ番号: CxP host IP
  • ベンダー: KAYA Instruments
  • Partner Tier: Select Certified
情報をリクエスト

製品説明

The CoaXPress IP Core from KAYA Instruments provides a Multi-link high performance solution for rate demanding video applications. The IP core offers support for newest and industry leading Artix 7, Artix UltraScale+, Kintex 7, Kintex UltraScale, Kintex UltraScale+, Virtex 7, Virtex UltraScale, Virtex UltraScale+, Zynq 7000, Zynq UltraScale+ and Versal FPGAs by AMD.

主な機能と利点

  • CXP-12 support of up to 12.5Gbps high speed link and 41Mbps low speed link
  • Embedded CRC-32 generate/check for streaming data packets
  • Multiple CoaXPress links suited for applications demanding high throughput
  • Build in FPGA SerDes , no need for additional design effort
  • Multiple link rates support
  • Multiple video stream support
  • Compliant with JIIA CXP-001-2013 CoaXPress standard rev 1.0 / 1.1
  • Compliant with JIIA CXP-001-2019 CoaXPress standard rev 2.0 / 2.1

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証？ スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VIRTEX-UP Family XCVU9P -2 Vivado ML 2022.2 Y 0 18000 55 0 0 4 250
Zynq-UP-MPSoC Family XCZU9EG -2 Vivado ML 2022.2 Y 0 18000 55 0 0 4 250
Kintex-UP Family XCKU5P -2 Vivado ML 2022.2 Y 0 18000 55 0 0 4 250
Zynq-UP-RFSoC Family XCZU28DR -2 Vivado ML 2022.2 Y 0 18000 55 0 0 4 250
VIRTEX-7X Family XC7VX690T -2 Vivado 2019.1 Y 0 20000 56 0 0 4 250
VIRTEX-7X Family XC7VX485T -2 Vivado 2019.1 Y 0 20000 56 0 0 4 250
KINTEX-7 Family XC7K325T -2 Vivado 2019.1 Y 0 20000 56 0 0 4 230
ARTIX-7 Family XC7A200T -2 Vivado 2019.1 Y 0 20000 56 0 0 4 180
Zynq-7000 Family XC7Z045 -2 Vivado 2019.1 Y 0 20000 56 0 0 4 230
KINTEX-U Family XCKU040 -2 Vivado 2019.1 Y 0 18000 55 0 0 4 250

IP の品質指標

一般的な情報

データ作成日 Apr 15, 2024
現在の IP リビジョン番号 7.0.4
現在のリビジョンのリリース日 Mar 07, 2023
初期バージョンのリリース日 Nov 15, 2015

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 50
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Bitstream, Netlist, Source Code
ソース コードの形式 Verilog
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 XDC
市販の評価ボードの有無 N
ボード上で使用した FPGA N/A
ソフトウェア ドライバーの有無 N

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 N
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Vivado Synthesis / 2017.4
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4-Lite, AXI4-Stream
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 Executable and documented plan
試験方法 Both
アサーション N
収集したカバレッジ メトリック Functional
タイミング検証実施の有無 Y
タイミング検証レポートの有無 N
サポートされるシミュレーター Mentor ModelSIM

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム Evaluation boards
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N