TLS Handshake Hardware Accelerator
- パーツ番号: SCZ_SP_BA452
- ベンダー: Secure-IC SAS
- Partner Tier: Select Certified
製品説明
The TLS handshake hardware accelerator is a secure connection engine that can be used to offload the compute intensive Public Key operations (Diffie-Helmann, Signature Generation and Verification).
It combines a load dispatcher and a configurable amount of instances of the Public Key Crypto Engine (SCZ_IP_BA414EP) benefiting from all features supported (i.e. RSA/DH/DHE and ECDSA/ECDH/ECDHE/X.25519/X.448 and more). The efficient dispatching to several dozens of SCZ_IP_BA414EP instances helps reaching maximum system performance.
This IP is made of a core and optional modules to connect the core to standard interfaces (PCIe, AXI_DMA…). In addition our drivers have an asynchronous API (or non-blocking API) which are integrated in OpenSSL Async.
Ideal for the following applications:- Cloud computing
- Data center
- HSM
- Firewall
- IKE-TLS/SSL connection engine
- Blockchain transactions
主な機能と利点
- RSA, ECC and more (RSA/DH/DHE, ECDSA/ECDH/ECDHE, X.25519/X.448, mbedTLS integration, SM2)
- > 1 GHz in 16nm
- 400-500 MHz on mid-range/high-end FPGA
- Very high performance on off-the-shelf FPGA
主な資料
デバイス インプリメンテーション マトリックス
このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。
| ファミリ | デバイス | スピード グレード | ツール バージョン | HW 検証？ | スライス | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| VIRTEX-UP Family | XCVU9P | -2 | Vivado 2018.3 | Y | 0 | 485228 | 492 | 2256 | 0 | 0 | 250 |
| KINTEX-U Family | XCKU115 | -2 | Vivado 2017.4 | Y | 0 | 48252 | 54 | 384 | 0 | 0 | 400 |
IP の品質指標
一般的な情報
| データ作成日 | Jan 06, 2023 |
| 現在の IP リビジョン番号 | 2.7 |
| 現在のリビジョンのリリース日 | Aug 26, 2019 |
| 初期バージョンのリリース日 | Mar 12, 2018 |
ザイリンクス カスタマによる製品化
| 製品化をしたザイリンクス カスタマーのプロジェクト数 | 5 |
| 参照資料の有無 | Y |
デリバラブル (成果物)
| 購入可能な IP 形式 | Source Code, Netlist |
| ソース コードの形式 | VHDL, |
| ハイレベル モデルの有無 | N |
| 統合テストベンチの有無 | Y |
| 統合テストベンチの形式 | VHDL |
| コード カバレッジ レポートの有無 | N |
| ファンクショナル カバレッジ レポートの有無 | N |
| UCF の有無 | XDC |
| 市販の評価ボードの有無 | N |
| ボード上で使用した FPGA | N/A |
| ソフトウェア ドライバーの有無 | Y |
| ドライバーの OS サポート | Linux |
インプリメンテーション
| ザイリンクス製品向けのコード最適化の有無 | N |
| カスタムの FPGA 最適化技術 | None |
| サポートされる合成ソフトウェア ツール/バージョン | Vivado Synthesis; Synplicity Synplify |
| スタティックタイミング解析実施の有無 | N |
| AXI インターフェイス | AXI4 |
| IP-XACT メタデータの有無 | N |
検証
| 資料検証計画の有無 | Executable and documented plan |
| 試験方法 | Both |
| アサーション | N |
| 収集したカバレッジ メトリック | Code |
| タイミング検証実施の有無 | Y |
| タイミング検証レポートの有無 | Y |
| サポートされるシミュレーター | Synopsys VCS; Cadence NC-Sim; Mentor ModelSIM |
ハードウェア検証
| FPGA 上で検証済み | Y |
| 使用したハードウェア検証プラットフォーム | Zynq 7 |
| 業界標準コンプライアンス テストに合格 | N |
| テスト結果の有無 | N |