100G UDP/IP Stack
- パーツ番号: 100G UDP/IP Stack
- ベンダー: Missing Link Electronics, Inc.
- Partner Tier: Premier
製品説明
UDP/IP Full Accelerator for 100G UDP/IP connections. Including UDP, IP, MAC Layer. Pipelined all-RTL implementation for ultra low Latency.
主な機能と利点
- Point-to-point or LAN capable
- Network Interface Card functionality with Bypass (optional)
- Highly modular TCP/UDP/IP stack implementation in synthesizable HDL
デバイス インプリメンテーション マトリックス
このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。
| ファミリ | デバイス | スピード グレード | ツール バージョン | HW 検証？ | スライス | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| Zynq-UP-MPSoC Family | XCZU19EG | -2 | Vivado ML 2021.2 | 35460 | 166136 | 0 | 32 | 0 | 0 | 156 |
IP の品質指標
一般的な情報
| データ作成日 | Oct 07, 2024 |
| 現在の IP リビジョン番号 | 2023.2 |
| 現在のリビジョンのリリース日 | Sep 23, 2024 |
| 初期バージョンのリリース日 | Nov 15, 2018 |
ザイリンクス カスタマによる製品化
| 製品化をしたザイリンクス カスタマーのプロジェクト数 | 0 |
| 参照資料の有無 | N |
デリバラブル (成果物)
| 購入可能な IP 形式 | Bitstream, Netlist |
| ハイレベル モデルの有無 | N |
| 統合テストベンチの有無 | N |
| コード カバレッジ レポートの有無 | N |
| ファンクショナル カバレッジ レポートの有無 | N |
| UCF の有無 | N |
| 市販の評価ボードの有無 | N |
| ボード上で使用した FPGA | N/A |
| ソフトウェア ドライバーの有無 | N |
インプリメンテーション
| ザイリンクス製品向けのコード最適化の有無 | N |
| カスタムの FPGA 最適化技術 | None |
| サポートされる合成ソフトウェア ツール/バージョン | Xilinx XST; Synplicity Synplify; Mentor Precision; Other; Vivado Synthesis |
| スタティックタイミング解析実施の有無 | N |
| AXI インターフェイス | AXI4, AXI4-Stream, AXI4-Lite |
| IP-XACT メタデータの有無 | N |
検証
| 資料検証計画の有無 | No |
| 試験方法 | None |
| アサーション | N |
| 収集したカバレッジ メトリック | None |
| タイミング検証実施の有無 | N |
| タイミング検証レポートの有無 | N |
| サポートされるシミュレーター | Xilinx lSim; Cadence NC-Sim; Cadence IUS; Mentor ModelSIM; Mentor Questa; Synopsys VCS; Other |
ハードウェア検証
| FPGA 上で検証済み | N |
| 業界標準コンプライアンス テストに合格 | N |
| テスト結果の有無 | N |