2. IP (Intellectual Property)
  3. SLVS-EC RX IP Core

SLVS-EC RX IP Core

  • パーツ番号: SLVS-EC RX IP Core
  • ベンダー: FRAMOS
  • Partner Tier: Elite Certified
情報をリクエスト

製品説明

The SLVS-EC RX IP Core reduces overhead and complexity implementing a SLVS-EC based SONY imager. As an on-chip function block connecting the customer’s FPGA logic with the image sensor’s data stream, this IP Core receives the interface data, manages the byte-to-pixel conversion for various lane configurations and then prepares a highly-efficient processing workflow run on the FPGA. The FRAMOS software supports SLVS-EC v1.2 and v2.0 with 1, 2, 4, 8 lanes which are configurable by the user and delivers pixels formats of 8 to 16-bit of raw data. By de-risking the sensor implementation, this core significantly reduces the development efforts and accelerates time to market.

The IP Core is available for the following devices:

  • AMD Artix 7™
  • AMD Kintex 7™
  • AMD Zynq 7000™ SoC
  • AMD Kintex UltraScale™
  • AMD Kintex UltraScale+™
  • AMD Zynq UltraScale+™ MPSoC
  • AMD Zynq UltraScale+™ MPSoC EV (XCK26)

    A complete Evaluation Kit is available separately. Compatibility for additional devices available on request.

    主な機能と利点

    • Byte-to-pixel conversion for SLVS-EC
    • De-risk integration, reduce time to market
    • Reference implementation for evaluation and guidance
    • Flexible Lane Support in one IP Core
    • Support for common RAW bit-depths
    • Dynamic mode change support
    • AXI4 communication and control

    主な資料

    • デバイス インプリメンテーション マトリックス

    このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

    ファミリ デバイス スピード グレード ツール バージョン HW 検証？ スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
    Zynq-UP-MPSoC Family XCZU9EG -2 Vivado 2020.2 Y 543 2514 0 0 0 0 300
    Kintex-UP Family XCKU5P -2 Vivado 2020.2 Y 561 2516 0 0 0 0 300
    KINTEX-7 Family XC7K325T -2 Vivado 2020.2 Y 930 2468 0 0 0 0 270
    ARTIX-7 Family XC7A200T -2 Vivado 2020.2 Y 985 2529 0 0 0 0 270
    Zynq-7000 Family XC7Z045 -2 Vivado 2020.2 Y 919 2470 0 0 0 0 300
    KINTEX-U Family XCKU040 -2 Vivado 2020.2 Y 559 2517 0 0 0 0 300

    IP の品質指標

    一般的な情報

    データ作成日 Aug 07, 2024
    現在の IP リビジョン番号 1.1.1
    現在のリビジョンのリリース日 Oct 19, 2018
    初期バージョンのリリース日 May 14, 2018

    ザイリンクス カスタマによる製品化

    製品化をしたザイリンクス カスタマーのプロジェクト数 10
    参照資料の有無 Y

    デリバラブル (成果物)

    購入可能な IP 形式 Source Code, Netlist
    ソース コードの形式 VHDL
    ハイレベル モデルの有無 N
    統合テストベンチの有無 Y
    統合テストベンチの形式 VHDL
    コード カバレッジ レポートの有無 N
    ファンクショナル カバレッジ レポートの有無 N
    UCF の有無 XDC
    市販の評価ボードの有無 N
    ソフトウェア ドライバーの有無 N

    インプリメンテーション

    ザイリンクス製品向けのコード最適化の有無 N
    カスタムの FPGA 最適化技術 None
    サポートされる合成ソフトウェア ツール/バージョン Vivado Synthesis / 2016.4
    スタティックタイミング解析実施の有無 Y
    AXI インターフェイス AXI4-Lite
    IP-XACT メタデータの有無 Y

    検証

    資料検証計画の有無 No
    試験方法 None
    アサーション N
    収集したカバレッジ メトリック None
    タイミング検証実施の有無 N
    タイミング検証レポートの有無 N
    サポートされるシミュレーター Mentor ModelSIM / PE 10.5c

    ハードウェア検証

    FPGA 上で検証済み Y
    使用したハードウェア検証プラットフォーム KCU116, KCU105, AC701, KC705, ZC706, ZCU102
    業界標準コンプライアンス テストに合格 N
    テスト結果の有無 N