Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        Memory Interface External Clocking

        Learn the most commonly asked questions for using clocks with Memory interfaces. This will cover jitter, clock sharing and AC coupling of LVDS clocks.

        Related Videos

        UltraScale アーキテクチャ用の Vivado MIG を使用して UltraScale 用のメモリ インターフェイスおよびコントローラーを設計する方法

        Memory Interface Generator (MIG) GUI を実行して RTL および制約ファイルを生成する方法について説明しています。トラフィック ジェネレーターを使用するサンプル デザインを作成し、合成とインプリメンテーションを実行してサマリ レポート (使用率、消費電力など) を確認します。

        UltraScale アーキテクチャのブロック RAM の最適化による消費電力削減とパフォーマンス改善 (日本語吹替)

        新しいブロック RAM のカスケード機能について説明し、その利用方法および電力効率と性能を最大限に発揮する方法を説明しています。

        Xilinx and Agilent Verify DDR4 Controller and Interface Running at 2400 Mb/s

        See a 2400 Mb/s DDR4 memory interface design running on an UltraScale FPGA demonstrate great signal quality and JEDEC compliance as verified by one of Agilent’s newest test solutions, the Infinium 90000X-Series oscilloscope.

        システム モニターで UltraScale FPGA 動作環境を観察する方法

        システム モニターのさまざまな機能について説明しています。これらを活用することによって、広範なアプリケーション/エンド マーケットに優れた価値をもたらすことができます。

        Dynamic Function eXchange トレーニング シリーズ: アドバンス フロアプラン (日本語吹替)

        UltraScale および UltraScale+ デバイスで Dynamic Function eXchange (DFX) デザインの結果を向上する Vivado の機能である拡張配線領域について説明します。設計者は、この機能を念頭に置いてフロアプランを作成する必要があります。