UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

アドバンス クロック制約および解析 (日本語吹替)

生成クロック、仮想クロック、および生成クロックのアドバンス オプションの使用方法について説明します。生成クロックの作成には、まずプライマリ クロックを作成する必要があります。プライマリ クロックは PLL および MMCM などのクロック調整ブロックの入力に伝搬されます。