Vitis デザイン フロー - ハードウェア アクセラレーション

C++ カーネルの設計は、さほど難しくありません。このセッションでは、C++ カーネルの主な最適化、および FPGA の並列処理を活用する方法を説明します。計算量の多い 「巡回セールスマン問題」 という NP アルゴリズムを用いて、ザイリンクス デバイスの性能を CPU や GPU と比較します。