2. IP
  3. AXI Memory Mapped to PCI Express (PCIe) Gen2

AXI Memory Mapped to PCI Express (PCIe) Gen2

概要

製品説明

AXI Memory Mapped to PCIe® Gen2 IP コアは、AXI4 インターフェイスと Gen 3 PCI Express (PCIe) シリコン ハード コアを接続するインターフェイスを提供します。  AXI4 PCIe が AXI4 アーキテクチャと PCIe ネットワーク間にフルブリッジ機能を提供します。  この IP は、PCIe コア、GT インターフェイス、および AXI4 インターフェイスで構成されます。  ブリッジ回路は FPGA ファブリックにインプリメントされており、PCIe コアと GT は FPGA 内のハードコア エレメントです。

AXI4 PCIe コアは、AXI4 コマンドから PCIe TOP パケット、および PCIe リクエストから AXI4 コマンドの完全なトランザクション レベルの変換を実行します。

主な機能と利点

  • PCIe メモリへの AXI4 メモリ アクセスをサポート
  • PCIe デバイス用の AXI4 マスター アクセスを提供
  • AXI4 トランザクションを適切な PCIe トランザクション レイヤー パケット (TLP) へ変換
  • 終了処理が必要な PCIe TLP を追跡および管理
  • 割り込み信号を使用して、PCIe で検出されたエラー状況を報告

リソース使用率

サポート

デバイス ファミリ:

デザイン ツール:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付