ザイリンクスは、AMD の一員ですプライバシーポリシー (更新済み）
  2. IP
  3. Virtex-5 Embedded Tri-mode Ethernet MAC Wrapper

Virtex-5 Embedded Tri-mode Ethernet MAC Wrapper

ライセンス取得
概要

製品説明

CORE Generator™ Virtex®--5 Embedded Tri-mode Ethernet Media Access Controller (MAC) Wrapper は、Virtex-5 デバイスのエンベデッド Tri-mode Ethernet MAC 用の HDL ラッパー ファイルを自動的に生成します。事前に設定された HDL ラッパーだけでなく、テストベンチ、インプリメンテーション スクリプトやシミュレーション スクリプトが、ユーザー定義に基づいて自動的に生成されます。

主な機能と利点

  • ユーザーが設定できる Virtex-5 Tri-mode Ethernet MAC (TEMAC) 物理インターフェイスを提供
  • Ethernet MAC と PHY 間の相互接続を簡素化
  • Ethernet MAC プリミティブからの 両方の Ethernet MAC (EMAC0、EMAC1) またはそのうちの 1 つの選択が可能
  • EMAC0/EMAC1 用の個別 DCR ベース アドレス
  • ユーザー オプションに基づいて EMAC0/EMAC1 属性を設定
  • MII、GMII、RGMII v1.3、RGMII v2.0、SGMII、1000BASE-X PCS/PMA インターフェイスをサポート
  • Ethernet MAC が GMII/MII または RGMII モードに設定されている場合、送信/受信クライアントの Clock Enable 入力が有効になる (BUFG 要件が半分になる)
  • Tri-Mode GMII/MII に新しい「Byte PHY」クロッキング スキーム (BUFG 数が半分)
  • MII、GMII、RGMII、SGMII、および 1000BASE-X PCS/PMA インターフェイスに必要な BUF、DCM、GTP、およびロジックをインスタンシエート
  • EMAC および GTP Smartmodel を使用するラッパー用テストベンチ
  • VHDL または Verilog® ラッパーの生成
  • 16 ビットのクライアント インターフェイスは 2Gb/s データ レートをサポート
  • インプリメンテーション スクリプトやシミュレーション
  • Mentor® Modelsim® および Cadence™ IUS 用のシュミレーション スクリプト (ファンクションおよびタイミング シュミレーション )

サポート

デバイス ファミリ:

デザイン ツール:

関連製品:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付