Virtex-6 Integrated Block for PCI Express (PCIe)

概要

製品説明

ザイリンクスが提供する Virtex-6 FPGA の PCI Express® (PCIe) 用 Endpoint ソリューションでは、ユーザーが PCIe FPGA 用の Virtex-6 FPGA Integrated Block を設定し、ロジックを追加することによって PCIe 用の完全な Virtex-6 FPGA Endpoint ソリューションを作成できます。PCIe 用のザイリンクス ブロック ラッパーを使用することによって、デザイン プロセスが簡素化され、迅速な市場化が可能になります。Endpoint / Root Port アプリケーション向けの便利で豊富な機能およびオプション設定を、追加費用なしでご利用いただけます。このソリューションは、通信、マルチメディア、サーバー、およびモバイル プラットフォームで利用でき、高性能医療用画像、グラフィック集中型ビデオ ゲーム、デスクトップ上の DVD 品質ストリーミング ビデオ、および 10 Gigabit Ethernet インターフェイス カードなどのアプリケーションをサポートします。また、ザイリンクスのその他のコネクティビティ ソリューションと組み合わせることによって、その他の規格や独自インターフェイスとのシームレスな接続が可能になり、ユーザーがすでに投資している既存テクノロジをそのまま維持できます。ISE ユーザーとしてご登録済みの方は、ラッパー用の登録をすると、ライセンスをリクエストできます ([登録])。

推奨するアプリケーション:

  • 高性能および高帯域幅アプリケーション
  • 演算およびデータ コプロセッシング アプリケーション
  • 医療用画像、高性能演算、およびパケット通信処理

ご利用について

ザイリンクスの Integrated Block for PCIe は、追加費用なしでご利用いただけます。詳細は、[ライセンスの取得] をクリックしてください。


主な機能と利点

  • PCI Express Base Specification rev 2.0 に準拠
  • PCI Express トランザクション オーダリング ルールに完全準拠
  • 最大ペイロード 1024 バイトをサポート (ほぼすべてのコンフィギュレーション)
  • 仮想チャネル (1 本)
  • サポートするレーン幅:x1、x2、x4、x8
  • インターコネクト帯域幅が拡張可能
  • 高帯域幅アプリケーション用の最適なバッファリング機能が実装済み
  • LocalLink ユーザー インターフェイスによって、その他のザイリンクス IP と容易にブリッジング可能
  • Virtex-6 GTX トランシーバーを使用
  • ザイリンクス独自のテストベンチで検証済みのデザイン

サポート

デバイス ファミリ:

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付