Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        System Generator for DSP で使用する Vivado HLS ブロックを生成

        System Generator for DSP で使用するための Vivado HLS IP ブロックを生成する方法を説明しています。

        Related Videos

        System Generator で Vivado HLS、C++、System-C Block を使用

        ユーザーの HLS デザインを IP ブロックとして System Generator for DSP へ統合する方法について説明しています。このビデオでは、Vivado HLS デザインを IP ブロックとして保存し、System Generator for DSP デザインへ簡単に統合できることを示しています。

        System Generator の概要 (日本語吹替)

        FPGA または SoC デバイス用システムの DSP 部分を定義、テスト、およびインプリメントする Vivado System Generator について学びます。

        Vivado System Generator デザイン用の AXI4-Lite インターフェイスの指定 (日本語吹替)

        System Generator デザインに AXI4-Lite を使用すると、DSP デザインをエンベデッド システムに組み込むことができます。IP カタログへの統合、インターフェイスの接続の自動化、ソフトウェア API が完全にサポートされています。

        Vivado HLS の技術的な詳細説明

        Vivado HLS を利用することによって、システム全体の消費電力と BOM コストを削減でき、システム性能と設計生産力が向上します。このビデオでは、C、C++、または SystemC を使用して、より効果的に仕様を作成する方法を説明しています。

        System Generator でのマルチクロック ドメインの使用 (日本語吹替)

        System Generator で複数クロック ドメインを使用して、複雑な DSP システムをインプリメントできるようにする方法について説明します。