Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        電源管理シリーズ - 上級: PLL 数を削減

        このビデオでは、PLL 数の削減によって消費電力をわずかに削減できることを示し、そのトレードオフについて説明しています。

        Related Videos

        FPGA 消費電力要件の概要

        このビデオをご覧になると、ご使用になる FPGA の消費電力要件を把握できるようになります。FPGA ではどのように電力が消費されるのかを説明し、消費電力はデザインと FPGA デバイスの両方に依存することを説明します。

        Vivado での消費電力の見積もりと解析 (日本語吹替)

        Vivado を使用してユーザー デザインの消費電力を見積もる方法を説明します。また、最も正確な見積もりを得るためのベストプラクティスも示します。

        FPGA の消費電力管理設計手法

        ダイナミック電力とスタティック電力の違い、小規模デバイスがスタティック電力にもたらすインパクト、リーク電流とジャンクション温度の関係、および消費電力に関連する各デバイスのデータ シート情報について説明します。

        UltraScale アーキテクチャ用の Vivado MIG を使用して UltraScale 用のメモリ インターフェイスおよびコントローラーを設計する方法

        Memory Interface Generator (MIG) GUI を実行して RTL および制約ファイルを生成する方法について説明しています。トラフィック ジェネレーターを使用するサンプル デザインを作成し、合成とインプリメンテーションを実行してサマリ レポート (使用率、消費電力など) を確認します。

        Xilinx Power Estimator の使用

        FPGA の電力および冷却システムに関する特性は、製品設計サイクルの早期、あるいは SoC またはFPGA 内でロジックが設計される前に判断されなければなりません。