ザイリンクスは、AMD の一員ですプライバシーポリシー (更新済み）
  2. IP
  3. PCI Express (PCIe) 用 Virtex-7 FPGA Gen3 Integrated Block

PCI Express (PCIe) 用 Virtex-7 FPGA Gen3 Integrated Block

概要

製品説明

ザイリンクスは、Virtex®-7 XT および HT FPGA ファミリで、PCI Express® (PCIe) 用の PCI Express Gen3 インテグレイテッド ブロックを提供しています。PCI Express Gen3 用の Virtex-7 FPGA ソリューションには、PCIe 向けの完全ソリューションを作成するために必要なすべてのコンポーネントが含まれます。IP カタログから、エンドポイントやルートポート用のザイリンクス IP を利用することによって、デザイン プロセスが容易になり、製品の市場化を加速できます。

ザイリンクスのターゲット デザイン プラットフォームと併せてこのコアを利用することで、システム ソリューションの開発に役立てることができます。

主な機能と利点

  • PCI Express Base Specification rev 3.0 に準拠
  • サポートされるレーン幅：x1、x2、x4、x8
  • PCI Express トランザクション オーダリング ルールに完全準拠
  • 高帯域幅のダイレクト メモリ アクセス (DMA) アプリケーションに最適なバッファリング
  • インターコネクト帯域幅が拡張可能
  • AXI4-Stream Interface

サポート

デバイス ファミリ:

デザイン ツール:

関連製品:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付