Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        EyeTech デジタル システム: Powered by Xilinx

        Eye-Tracking-On-A-Chip テクノロジ、ファスト ナチュラルユーザーインターフェースが、Zynq® SoC で実現

        Related Videos

        電力最適化されたトランシーバー Virtex UltraScale+ 32G GTY (日本語字幕)

        このビデオでは、32.75G バックプレーンに対応できる消費電力に最適化されたトランシーバーを搭載する Virtex® UltraScale+™ FPGA のデモンストレーションを行っています。トランシーバは、クラス最高の送信ジッターおよび第 3 世代、過酷な光または銅相互接続のための実績のある自動適応受信機等化技術が表示されます。

        High Speed SelectIO Wizard 2016.1

        This video explains how to generate an example IO loopback design using the UltraScale/UltraScale+ native mode High Speed SelectIO wizard. Features of the wizard are explained for both a TX and RX type of interface. An example design is created from a single interface that connects a complementary loopback interface. The example design is then simulated in Vivado simulator to show a working design.

        DesignCon 2019 – Molex 社製の高速インターコネクトを使用して動作するザイリンクスの 58G/112G PAM4 SERDES

        DesignCon 2019 でザイリンクスと Molex 社は 2 つのデモを展示しました。 1 つ目は、Virtex UltraScale+ FPGA に搭載されているザイリンクスの GTM 58G PAM4 SERDES が、Molex 社の Near-Stack 高速コネクティビティ ソリューションの 3m の QSFP-DD ダイレクト アタッチ銅線ケーブルを使用して動作します。 2 つ目は、ザイリンクスの 112G PAM4 テスト デバイスが、評価用の Molex 社製 Impulse 直交バックプレーン上で動作する次世代インターコネクトを展示しました。

        モジュール統合で強化された16nm UltraScale+ 向け100Gイーサネット ソリューション (日本語字幕)

        16nm UltraScale+ FPGAおよびMPSoCのための100Gイーサネット ソリューションについて紹介。低コストの光学系と直接接続の銅配線使用を可能にする、IEEEの802.3bj仕様をベースとしたリードソロモン前方誤り訂正（RS-FEC）モジュールで強化。

        56G PAM4 トランシーバ テクノロジ デモ (日本語字幕)

        このビデオでは、業界初の動作する56G トランシーバを紹介します。PAM4シグナリング プロトコルに基づいた最新テクノロジで、ビットあたりの費用と消費電力を増加せずに50G, 100G, 400Gポートをスケーリングすることにより次世代のイーサネットの展開を可能にします。