Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        ザイリンクス FPGA 搭載 ICHEC DSP のデモンストレーション

        ICHEC 社は、HPC アプリケーションに対する FPGA の適合性について述べ、特定のFPGA 上のすべての DSP を利用できるデバイスの最適なデータパターンを強調しています。ICHEC 社は、ザイリンクス Virtex-7 FPGA と Kintex KU115 で、精密効率の低下を利用して INT16 で約 2.7ToraOP のピーク性能を達成しました。

        Related Videos

        System Generator で Vivado HLS、C++、System-C Block を使用

        ユーザーの HLS デザインを IP ブロックとして System Generator for DSP へ統合する方法について説明しています。このビデオでは、Vivado HLS デザインを IP ブロックとして保存し、System Generator for DSP デザインへ簡単に統合できることを示しています。

        System Generator の概要 (日本語吹替)

        FPGA または SoC デバイス用システムの DSP 部分を定義、テスト、およびインプリメントする Vivado System Generator について学びます。

        Vivado System Generator デザイン用の AXI4-Lite インターフェイスの指定 (日本語吹替)

        System Generator デザインに AXI4-Lite を使用すると、DSP デザインをエンベデッド システムに組み込むことができます。IP カタログへの統合、インターフェイスの接続の自動化、ソフトウェア API が完全にサポートされています。

        System Generator でのマルチクロック ドメインの使用 (日本語吹替)

        System Generator で複数クロック ドメインを使用して、複雑な DSP システムをインプリメントできるようにする方法について説明します。

        Vivado System Generator for DSP を使用したハードウェア協調シミュレーション

        Vivado System Generator for DSP を使用したポイント ツー ポイント イーサネット ハードウェア協調シミュレーションの使い方について説明します。System Generator には、ハードウェア協調シミュレーションの機能が含まれ、FPGA で実行されるデザインを直接 Simulink シミュレーションに読み込むことができます。