Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        112G PAM4 トランシーバーの概要と性能

        このデモ ビデオでは、テスト チップ トランシーバーの基本動作を説明すると共に、ライン レート、イコライゼーション値、BER を示す GUI を使用して、実際の仕様をはるかに超える性能を達成することを立証しています。このテストチップと GTM トランシーバーは、高度な ADC ベース レシーバーと DSP に実装された DFE/FFE を使用し、超低損失の OIF-CEI-112G-XSR から 100GBase-CR4 のような高損失のケーブル相互接続までさまざまなプロトコルに対応します。

        Related Videos

        System Generator で Vivado HLS、C++、System-C Block を使用

        ユーザーの HLS デザインを IP ブロックとして System Generator for DSP へ統合する方法について説明しています。このビデオでは、Vivado HLS デザインを IP ブロックとして保存し、System Generator for DSP デザインへ簡単に統合できることを示しています。

        System Generator の概要 (日本語吹替)

        FPGA または SoC デバイス用システムの DSP 部分を定義、テスト、およびインプリメントする Vivado System Generator について学びます。

        Vivado System Generator デザイン用の AXI4-Lite インターフェイスの指定 (日本語吹替)

        System Generator デザインに AXI4-Lite を使用すると、DSP デザインをエンベデッド システムに組み込むことができます。IP カタログへの統合、インターフェイスの接続の自動化、ソフトウェア API が完全にサポートされています。

        Zynq-7000 SoC を使用したソフトウェア アクセラレーション による DSP 機能の向上 (日本語吹替)

        このビデオでは、Zynq-7000 SoC およびその機能性について紹介し、NEON エンジンやハードウェア アクセラレーションを使用してソフトウェアの処理能力を向上させることができることをデモンストレーションしています。 Zynq-7000 SoC の柔軟性によって、ソフトウェア機能が向上し、プロセッサとプログラマブル ロジック間で低レイテンシかつ高性能なデータ伝送が可能になることに注目してください。これらはすべてシングル チップのリファレンス デザインで実現され、データ取得および高速デジタル信号処理 (DSP) が行われます。

        System Generator でのマルチクロック ドメインの使用 (日本語吹替)

        System Generator で複数クロック ドメインを使用して、複雑な DSP システムをインプリメントできるようにする方法について説明します。