AXI PCIe® Gen 3 Subsystem コアは、AXI4 インターフェイスと Gen 3 PCI Express (PCIe) シリコン ハード コアを接続するインターフェイスを提供します。PCIe コア、GT インターフェイス、および AXI4 インターフェイスで構成されるサブシステムが、AXI4 アーキテクチャと PCIe ネットワーク間に完全なブリッジ機能を提供します。ブリッジ回路は FPGA ファブリックにインプリメントされており、PCIe コアと GT は FPGA 内のハードコア エレメントです。
AXI4 PCIe IP は、AXI4 コマンドから PCIe TLP パケット、および PCIe リクエストから AXI4 コマンドの完全なトランザクション レベルの変換を行います。