Spartan-6 GTP トランシーバー用 ChipScope Pro IBERT

概要

製品説明

Spartan®-6 GTP トランシーバー用 LogiCORE™ ChipScope™ Pro の IBERT (Integrated Bit Error Ratio Tester) はカスタマイズ可能なコアで、Spartan-6 GTP トランシーバーの動作の監視および評価に使用されます。このデザインには、FPGA ロジックにインプリメントされたパターン ジェネレータおよびパターン チェッカのほか、シリアル トランシーバーのポートと DRP 属性へのアクセスが含まれます。また、通信ロジックも含まれているため、JTAG を介してランタイムにアクセスできるようにデザインされています。IBERT コアは内蔵型デザインであるため、生成 すると、ビットストリーム生成も含めたすべてのインプリメンテーション フローをそのまま実行できます。


主な機能と利点

  • ChipScope Pro Analyzer ソフトウェアと IBERT コアの間の通信パスを提供
  • Spartan-6 GTP トランシーバー数はユーザーが選択可能
  • 各トランシーバーは、必要なライン レート、基準クロック レート、基準クロック ソース、およびデータ パス幅に合わせてカスタマイズ可能
  • ピンまたはイネーブルになったシリアル トランシーバーの 1 つから供給されるシステム クロックが必要

サポート

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付