Versal Adaptive SoC Integrated Block for PCI Express

概要

製品説明

Versal™ アダプティブ SoC CPM Mode for PCI Express® コアは、PCI Express 仕様に準拠する拡張性に優れた広帯域かつ高信頼性のシリアル インターコネクト構築ブロックです。このデザインは、DMA/Bridge とキャッシュ コヒーレント インターコネクト (CCI) を備える PCI Express 用の統合ブロックで構成され、PCI Express Base Revision 4.0 (CPM4) または PCI Express Base Revision 5.0 (CPM5) の仕様を実装します。


主な機能と利点

  • PL PCIE5 をサポートする Versal デバイス:
    • 最大リンク幅は、選択したデバイス/パッケージで有効な GTYP に基づく
    • 最大リンク幅 x16 の場合、Gen1 (2.5 GT/s/lane)、Gen2 (5.0 GT/s/lane)、Gen3 (8.0 GT/s/lane) スピードに対応
    • 最大リンク幅 x8 の場合、Gen4 (16.0 GT/s/lane) スピードに対応
    • 最大リンク幅 x4 の場合、Gen5 (32.0 GT/s/lane) スピードに対応
  • PL PCIE4 をサポートする Versal デバイス:
    • 最大リンク幅は、選択したデバイス/パッケージで有効な GTY に基づく
    • 最大リンク幅 x16 の場合、Gen1 (2.5 GT/s/lane)、Gen2 (5.0 GT/s/lane)、Gen3 (8.0 GT/s/lane) スピードに対応
    • 最大リンク幅 x8 の場合、Gen4 (16.0 GT/s/lane) スピードに対応
  • エンドポイント、ルート ポート、ポート切り替え (アップストリーム/ダウンストリーム)、およびレガシ エンドポイント モード
  • プログラマブル ロジックに接続する AXI4-Stream のトランザクションレイヤー インターフェイス (RQ/RC/CQ/CC)
  • アドバンス エラー レポート (AER) および End-to-End CRC (ECRC)
  • 仮想チャネル (x1)、トラフィック クラス (x8)
  • シングル ルート I/O 仮想化 (SR-IOV)
  • MSI-X、MSI、INTx 割り込みをサポート

サポート

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付