UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Debug Bridge

概要

製品説明

ザイリンクスの LogiCORE™ IP Debug Bridge コアは、デバッグ コアがランタイム ソフトウェアと通信するメカニズムを提供します。Debug Bridge の使用法は、タンデム フィールド アップデート (Tandem with Field Updates) とザイリンクス仮想ケーブル(XVC) の 2 つの分類できます。これらはそれぞれ、デザイン内のデバッグ IP (Memory IP など) と通信するための手段を提供します。 タンデム フィールド アップデート フローの場合は、Tandem PROM/PCIe を介してデバイスを初期設定した後に、PCIe® リンクを使用してユーザーがデバイスに新しい機能をダウンロードできます。XVC フローの場合は、JTAG 以外のインターフェイスを介して、デバッグ コアを使用するデザインのデバッグが可能です。


主な機能と利点

Debug Bridge IP の機能は主に 2 つに分類され、4 つのモードで対応します。

  • タンデム フィールド アップデート/パーシャル リコンフィギュレーション ソリューション – ユーザー選択モードFrom_BSCAN_to_Debug は、ILA、VIO、Memory IP、および JTAG2AXI などのデバッグ コアへ接続する各リコンフィギャブル モジュールに Debug Bridge インスタンスを追加する場合に使用します。

Xilinx Virtual Cable (XVC) ソリューション – 次の 3 つのモードがあります。

  • ユーザー選択モード From_AXI_to_BSCAN  は、Ethernet/PCIe マスター通信機能を持つデザインに Debug Bridge インスタンスを追加する場合に使用します。同じチップ内の ILA、VIO、Memory IP、JTAG2AXI などのデバッグ コアへ接続されるこのブロックは、Ethernet/PCIe マスターに対してスレーブとして機能します。
  • ユーザー選択モード From_AXI_to_JTAG は、Ethernet/PCIe マスター通信機能を持つデザインに Debug Bridge インスタンスを追加する場合に使用します。I/O ピンを介して FPGA から JTAG ピンへ送信する場合に、このブロックは Ethernet/PCIe マスターに対してスレーブとして機能します。主に、XVC を介して別のボード上のデザインをデバッグする場合に使用します。
  • ユーザー選択モード From_JTAG_to_BSCAN は、ソフト TAP (Test Access Port) コントローラーを使用してデザインをデバッグするために Debug Bridge インスタンスを追加する場合に使用します。

リソース使用率


サポート

デバイス ファミリ:

デザイン ツール:

資料
Filter Results
デフォルト デフォルト タイトル ドキュメント タイプ 日付
このページをブックマークに追加