MIPI CSI Controller Subsystem

重要

この製品は Vivado にバンドルされています (2020.1 リリース以降利用可能)。

概要

製品説明

ザイリンクスの MIPI CSI2 Receiver Subsystem および MIPI CSI 2 Transmitter Subsystem は、バージョン 1.1 仕様に準拠する MIPI (Mobile Industry Processor Interface) ベースの CSI-2 (Camera Serial Interface) をザイリンクスの UltraScale+™ デバイスに実装するため、ユーザーは MIPI CSI2 カメラ センサーから RAW 画像をキャプチャしたり、MIPI ベースの画像センサーへデータを送信できるようになります。CSI2 Receiver および Transmitte は、外部 D-PHY ブリッジを使用せずに、ザイリンクス UltraScale+ FPGA に実装できます。ザイリンクスの 7 シリーズ デバイスでは、外部 D-PHY ブリッジまたは D-PHY レイヤーを実装するためのパッシブ コンポーネントが必要です。このサブシステムは、上位のパラメーターを素早く選択して、下位パラメーターほとんどの指定を自動化できます。AXI4 ストリーミング インターフェイスを採用しているため、別の AXI4 ベース サブシステムを CSI コントローラーへシームレスにプラグインできます。


主な機能と利点

この MIPI CSI2 Receiver/Transmitter Subsystem は、MIPI CSI-2 バージョン 1.1 規格に準拠するように設計されており、次の特長を備えています。

  • 1 ~ 4 個の PPI レーンをサポート
  • DPHY ライン レート範囲: 80 ~ 3200Mb/s (デバイス ファミリに依存)
  • 複数のデータ タイプをサポート (RAW、RGG、YUV)
  • CCI インターフェイスに対して AXI IIC をサポート
  • Virtual Channel ID (VC) に基づくフィルタリング
  • 出力でシングル、デュアル、クワッド ピクセルをサポート
  • UG934 フォーマット準拠のインターフェイス (4K 解像度カメラおよびプロセッサに対応)
  • 低リソース数

リソース使用率


サポート

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付