MIPI CSI Controller Subsystem

AMD の MIPI CSI2 Receiver Subsystem および MIPI CSI 2 Transmitter Subsystem は、バージョン 1.1 仕様に準拠する MIPI (Mobile Industry Processor Interface) ベースの CSI-2 (Camera Serial Interface) を AMD UltraScale+™ デバイスに実装するため、ユーザーは MIPI CSI2 カメラ センサーから RAW 画像をキャプチャしたり、MIPI ベースの画像センサーへデータを送信できるようになります。CSI2 Receiver および Transmitte は、外部 D-PHY ブリッジを使用せずに、UltraScale+ FPGA に実装できます。7 シリーズ デバイスでは、外部 D-PHY ブリッジまたは D-PHY レイヤーを実装するためのパッシブ コンポーネントが必要です。このサブシステムは、上位のパラメーターを素早く選択して、下位パラメーターほとんどの指定を自動化できます。AXI4 ストリーミング インターフェイスを採用しているため、別の AXI4 ベース サブシステムを CSI コントローラーへシームレスにプラグインできます。