2. IP (Intellectual Property)
  3. UltraScale+ Device Integrated Block for PCI Express (PCIe)

UltraScale+ Device Integrated Block for PCI Express (PCIe)

概要

製品説明

AMD の UltraScale+ FPGA Integrated Block for PCI Express® コアは、UltraScale+™ デバイスで使用する、高帯域かつスケーラブルで信頼性の高いシリアル インターコネクトの構築ブロック ソリューションです。この Integrated Block for PCI Express (PCIe) ソリューションは、1 レーン、2 レーン、4 レーン、および 8 レーンのエンドポイント コンフィギュレーションをサポートし、Gen1 (2.5GT/s)、Gen2 (5.0GT/s)、および Gen3 (8GT/s) スピードに対応します。このソリューションは、AXI4-Stream をサポートします。

主な機能と利点

  • PCI Express Base Specification 3.1 に準拠
  • PCI Express Endpoint、Legacy Endpoint、または Root Port モード
  • x1、x2、x4、x8、x16 のリンク幅
  • Gen1、Gen2、Gen3 のリンク スピード
  • PHY 専用モード
  • カスタマー ロジックへの AXI4 Streaming インターフェイス
    • 設定可能なデータ パス幅 (64 ビット、128 ビット、256 ビット、512 ビット)
    • 4 つの独立したイニシエーター/ターゲット、リクエスト/コンプリーション ストリーム
  • 内部ロジック データパスおよびデータ インターフェイスでのパリティ保護
  • アドバンス エラー レポート (AER) および End-to-End CRC (ECRC)

リソース使用率

サポート

デバイス ファミリ:

デザイン ツール:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付