Zynq UltraScale+ MPSoC Processing System IP

概要

AMD は、エンベデッド製品の設計を加速するために、Zynq UltraScale+ MPSoC 向けの Processing System IP ラッパーを提供しています。

製品説明

Processing System IP は、Zynq™ Ultrascale+™ MPSoC プロセッシング システム周辺のソフトウェア インターフェイスです。Zynq UltraScale MPSoC ファミリは、プロセッシング システム (PS) とプログラマブル ロジック (PL) を SoC (システム オン チップ) 方式で統合したデバイスであり、シングル チップで拡張性と柔軟性に優れたソリューションを提供します。

Processing System IP ラッパーは、PS と PL 間のロジック接続として機能するため、ユーザーは Vivado™ IP インテグレーターを使用して、カスタム IP やエンベデッド IP をプロセッシング システムと容易に統合することが可能になります。


主な機能と利点

  • I/O Peripherals (IOP) の有効化/無効化
  • AXI I/O ポート (AIO) の有効化/無効化
  • MIO (Multiplexed I/O) コンフィギュレーション
  • EMIO (Extended MULTIPLE USE I/O)
  • PL のクロックおよび割り込み、リセット
  • PS の内部クロッキング
  • システム レベル コンフィギュレーション レジスタ (SLCR) の生成
  • 高速 SerDes コンフィギュレーション
  • DDR コンフィギュレーション
  • セキュリティおよびアイソレーションのコンフィギュレーション
Processing System IP ラッパーの図

サポート

デバイス ファミリ:

デザイン ツール:

関連製品:

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付