Block Memory Generator LogiCORE™ IP コアは、リソースと消費電力が最適化されたザイリンクス FPGA 用のブロックメモリを自動生成します。ISE® Design Suite CORE Generator™ を介して利用できるため、ユーザーはさまざまな要件に応じたブロック メモリ機能を作成できます。 (Vivado® 参照を追加) コア内に内蔵されたザイリンクス デバイス アーキテクチャに関する情報に基づいて、各 FPGA アーキテクチャの特性を生かした最もコンパクトで高性能かつ低電力なソリューションを作成できます。
最新のコア バージョンへの移行を自動化するためのマイグレーション キットをご利用いただけます。