製品説明
Reset Verification IP は、テストベンチでリセット信号を生成するために使用できます。
Reset Verification IP (VIP) コアのライセンスは不要です。
主な機能と利点
- SystemVerilog インターフェイスをベースとする
- マスター モードとパススルー モードをサポート
- IP インテグレーターでサンプル デザインを提供
サポート
デザイン ツール:
関連製品:
主な資料
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付