The PKEC-P521 IP Core is a Key Exchange and Digital Signature Accelerator for hardware offloading of Elliptic Curve Cryptography (ECC) in FPGA, SoC, and ASIC technologies.
The core implements ECDH Key Agreement, ECDSA, and EC-KCDSA.
It supports ECC operations up to 1008 bits in prime fields, F(p). Any elliptic curve in Short-Weierstrass form can be configured, including NIST, Brainpool, SECG, Curve25519, Curve448, Montgomery, and Twisted-Edwards curves. The PKEC-P521 is compliant with NIST SP800-56A (Rev.3), FIPS 186-5, and ISO 14888-3:2018.
このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。
ファミリ | デバイス | スピード グレード | ツール バージョン | HW 検証? | スライス | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
---|---|---|---|---|---|---|---|---|---|---|---|
VIRTEX-UP Family | XCVU5P | -2 | Vivado ML 2021.2 | 561 | 2808 | 4 | 0 | 0 | 0 | 475 | |
Kintex-UP Family | XCKU5P | -1 | Vivado 2018.2 | 574 | 2800 | 4 | 0 | 0 | 0 | 425 | |
Zynq-UP-MPSoC Family | XCZU2CG | -1 | Vivado 2018.2 | 593 | 2802 | 4 | 0 | 0 | 0 | 385 | |
Spartan-7 Family | XC7S50 | -2 | Vivado 2018.2 | 953 | 2861 | 4 | 0 | 0 | 0 | 205 | |
VERSAL_AI_CORE Family | XCVC1802 | -1 | Vivado ML 2021.2 | 618 | 2626 | 4 | 0 | 0 | 0 | 410 | |
Artix-UP Family | XCAU20P | -2 | Vivado ML 2021.2 | 594 | 2802 | 4 | 0 | 0 | 0 | 460 | |
KINTEX-7 Family | XC7K70T | -1 | Vivado 2018.2 | 984 | 2857 | 4 | 0 | 0 | 0 | 230 | |
ARTIX-7 Family | XC7A50T | -2 | Vivado 2018.2 | 953 | 2861 | 4 | 0 | 0 | 0 | 210 | |
VIRTEX-7X Family | XC7VX550T | -2 | Vivado ML 2021.2 | 967 | 2860 | 4 | 0 | 0 | 0 | 255 | |
Zynq-7000 Family | XC7Z030 | -1 | Vivado 2018.2 | 996 | 2868 | 4 | 0 | 0 | 0 | 225 | |
Zynq-7000 Family | XC7Z020 | -1 | Vivado 2018.2 | Y | 1017 | 2854 | 4 | 0 | 0 | 0 | 170 |
VIRTEX-U Family | XCVU080 | -2 | Vivado ML 2021.2 | 586 | 2808 | 4 | 0 | 0 | 0 | 310 | |
KINTEX-U Family | XCKU035 | -1 | Vivado ML 2021.2 | 583 | 2799 | 4 | 0 | 0 | 0 | 230 |
データ作成日 | Mar 26, 2024 |
現在の IP リビジョン番号 | 1.11.259 |
現在のリビジョンのリリース日 | May 04, 2023 |
初期バージョンのリリース日 | Mar 16, 2022 |
製品化をしたザイリンクス カスタマーのプロジェクト数 | 1 |
参照資料の有無 | Y |
購入可能な IP 形式 | Netlist |
ハイレベル モデルの有無 | N |
統合テストベンチの有無 | N |
コード カバレッジ レポートの有無 | N |
ファンクショナル カバレッジ レポートの有無 | Y |
UCF の有無 | XDC |
市販の評価ボードの有無 | N |
ボード上で使用した FPGA | N/A |
ソフトウェア ドライバーの有無 | Y |
ドライバーの OS サポート | Linux, Baremetal |
ザイリンクス製品向けのコード最適化の有無 | Y |
一般的な FPGA 最適化技術 | UltraFast Design Methodology |
カスタムの FPGA 最適化技術 | None |
サポートされる合成ソフトウェア ツール/バージョン | Vivado Synthesis |
スタティックタイミング解析実施の有無 | Y |
AXI インターフェイス | AXI4-Lite |
IP-XACT メタデータの有無 | Y |
資料検証計画の有無 | Executable and documented plan |
試験方法 | None |
アサーション | N |
収集したカバレッジ メトリック | None |
タイミング検証実施の有無 | Y |
タイミング検証レポートの有無 | Y |
サポートされるシミュレーター | Other |
FPGA 上で検証済み | Y |
使用したハードウェア検証プラットフォーム | Zedboard |
業界標準コンプライアンス テストに合格 | N |
テスト結果の有無 | N |