ERNIC

ERNIC (エンベデッド RDMA 対応 NIC) コア IP は、RoCE v2 (RDMA over Converged Ethernet) を必要とするエンベデッド システム向けに設計されており、イーサネット ネットワーク上で高スループットかつ低レイテンシのデータ転送を可能にします。最も理想的なユース ケースは、FPGA に ERNIC コア IP をデプロイし、多数のセンサー、ビデオ、画像、またはデータ ストリームをキャプチャして、それをホスト側に送り返し、さらなる処理を行うことです。

ERNIC コアには、キュー マネージャー、応答ハンドラー、レシーバー (Rx) パケット ハンドラー、およびトランシーバー (Tx) が含まれており、AMD のさまざまなハード/ソフト MAC IP と連携するための AXI インターフェイスを提供します。

また、RoCE v2 トラフィックを実行している複数のリモート ホストへの同時接続を可能にします。

ERNIC コア IP ブロック図

Versal または UltraScale+ FPGA に ERNIC IP デザインを適用する際のリファレンスとして、ERNIC のサンプル デザイン1 を提供しています。このサンプル デザインには、RoCE v2 トラフィックとそれ以外のトラフィックを区別するためのパケット フィルターが含まれています。このデザインは一般的な RDMA のターゲット側の実装を示しており、受信側と送信側のデータパスが FPGA の NoC、DDR メモリ コントローラー、およびプログラマブル ロジックに接続します。エンベデッド Linux ドライバーもデザインの一部として提供されており、このドライバーを使用することで、FPGA の PS (プロセッシング システム) が RDMA 接続を開始、設定、管理できるようになります。

注記 1: ERNIC IP ライセンスが必要。