製品説明
AMD の NVMe Target Controller IP を使用することで、FPGA 内に NVMe デバイスを実装できます。この IP は、AMD の QDMA Subsystem for PCI Express と連動して、NVMe 1.3 仕様に準拠したデバイス ビューをホスト側に提供します。
主な機能と利点
この IP は次の機能を実行します。
- NVMe 1.3 仕様で定義されている NVMe コントローラー レジスタの提供とエミュレート。
- ホストからの SQ (Submission Queue)/CQ (Completion Queue) のドアベル管理
- 有効な SQ 全体の調停を行い、必要な SQE (Submission Queue entries) をフェッチするために QDMA をプログラムする。
- SQE を解析し、必要に応じてSGL/PRP リストをフェッチするために QDMA をプログラムする。
- アプリケーション/ユーザー ロジックからの命令に基づいて、ホストと FPGA 間のデータ転送 (リードまたはライト) 用に QDMA をプログラムする。
IP パフォーマンスおよびリソース使用率のデータ
サポート
主な資料
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付