2. IP (Intellectual Property)
  3. 7 シリーズ GTP Transceivers 用 IBERT

7 シリーズ GTP トランシーバー用 IBERT

概要

製品説明

7 シリーズ FPGA GTP トランシーバー用のカスタマイズ可能な LogiCORE™ IP ChipScope™ Pro Integrated Bit Error Ratio Test (IBERT) コアは、GTP トランシーバーを評価および監視するために設計されています。このコアには、FPGA ロジックにインプリメントされるパターン ジェネレーターとパターン チェッカが含まれ、GTP トランシーバーのポートや DRP 属性へアクセスできます。さらに、通信ロジックが組み込まれているため、ランタイム中に JTAG 経由でデザインにアクセスできます。このコアは、ドキュメントに記載のとおり、内蔵型またはオープン デザインとして使用できます。

主な機能と利点

  • Vivado™ シリアル I/O アナライザー ソフトウェアと IBERT コア間に通信経路を提供します。
  • 7 シリーズ FPGA GTP トランシーバー数をユーザーが指定可能
  • トランシーバーは、目的のライン レート、基準クロック レート、基準クロック ソース、およびデータ パス幅に合わせてカスタマイズ可能
  • ピンまたは有効な GTP トランシーバーの 1 つから供給できるシステム クロックが必要

リソース使用率

サポート

デバイス ファミリ:

デザイン ツール:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付